J
JCPU
Guest
Dear Sir:
quando uso CDL fuori per esportare netlist da composor CADENCE a HSPICE ...
vi è una linea di "*. PININFO ..."come:
. SUBCKT sc_res_P2_2d34P A1 A3 CK <1> CK <2> CK <3> CK <4> CK <5> CK <6> CK <7> CK <8>
VAG VDD VSS
*. PININFO A1: A3 B: B CK <1>: B CK <2>: CK B <3>: CK B <4>: CK B <5>: CK B <6>: CK B <7>: B
CK <8>: B VAG: B VDD: VSS B: B
MM0 net054 net25 net054 VDD PD W = 10u L = 10u M = 4
MM1 net054 net25 net054 VDD PD W = 6.8u L = 10u M = 1
XI169 A1 net054 CK <7> CK <8> VDD VSS / switch_A
XI159 net25 A3 CK <3> CK <4> VDD VSS / switch_A
XI0 net054 VAG CK <5> CK <6> VDD VSS / switch_A
XI1 net25 VAG CK <1> CK <2> VDD VSS / switch_A
. ENDS
dove la maggior parte del simulatore di altro genere è prendere la linea " CK <8>: B VAG: B VDD: VSS B: B", come di comtinuation. SUBCKT definizione e l'errore di sintassi si verifica.
Si prega di avvisare il modo per evitare questo.Anche qui è un altro problema della Cdl fuori incontrato spesso è:
Quando si definisce il parametro sottocircuito come PPAR ( "LP ")...
dire in un circuito invertitore.E 'bene per la progettazione e simualtion.
Ma quando poi abbiamo bisogno di esportare i suoi netlist per LVS o postsim HSPICE.
Netlist ottenere dalla Cdl è fuori:
************************************************** ****************
* Nome Biblioteca: la logica
* Nome Cell: inv
* Visualizza Nome: schematico
************************************************** ****************
. SUBCKT inv A VDD VSS Y
*. PININFO A: IY VDD: VSS B: B
MN0 YA VSS VSS NW = WN L = LN M = M
MP1 YA VDD VDD PW = WP L = LP M = M
. ENDS
************************************************** ******************
===>
che è a corto di qualcosa di simile "WN = 1u LN = 0.5u WP = 1u LP = 0.5u M = 1"
nella coda di prima linea per abbinare la sequenza di chiamata
************************************************** *****************
. SUBCKT LNA_v2 ENA IN NBIAS OUT VDD VSS
*. PININFO ENA: IN B: B NBIAS: B OUT: B VDD: VSS B: B
XI7 ENA VDD VSS ENAB / inv LP = 0.7u WP = 2.6u M = 1 LN = 0.7u WN = 1.3u
RR5 OUT VSS 3K $ [RP]
RR3 net077 VSS 3K $ [RP]
MM14 NBIAS net081 VSS VSS NW = 10U L = 4u M = 1
MM3 net081 ENAB VSS VSS NW = 2u L = 2u M = 1
. ENDS
************************************************** ******************
Si prega di avvisare!
quando uso CDL fuori per esportare netlist da composor CADENCE a HSPICE ...
vi è una linea di "*. PININFO ..."come:
. SUBCKT sc_res_P2_2d34P A1 A3 CK <1> CK <2> CK <3> CK <4> CK <5> CK <6> CK <7> CK <8>
VAG VDD VSS
*. PININFO A1: A3 B: B CK <1>: B CK <2>: CK B <3>: CK B <4>: CK B <5>: CK B <6>: CK B <7>: B
CK <8>: B VAG: B VDD: VSS B: B
MM0 net054 net25 net054 VDD PD W = 10u L = 10u M = 4
MM1 net054 net25 net054 VDD PD W = 6.8u L = 10u M = 1
XI169 A1 net054 CK <7> CK <8> VDD VSS / switch_A
XI159 net25 A3 CK <3> CK <4> VDD VSS / switch_A
XI0 net054 VAG CK <5> CK <6> VDD VSS / switch_A
XI1 net25 VAG CK <1> CK <2> VDD VSS / switch_A
. ENDS
dove la maggior parte del simulatore di altro genere è prendere la linea " CK <8>: B VAG: B VDD: VSS B: B", come di comtinuation. SUBCKT definizione e l'errore di sintassi si verifica.
Si prega di avvisare il modo per evitare questo.Anche qui è un altro problema della Cdl fuori incontrato spesso è:
Quando si definisce il parametro sottocircuito come PPAR ( "LP ")...
dire in un circuito invertitore.E 'bene per la progettazione e simualtion.
Ma quando poi abbiamo bisogno di esportare i suoi netlist per LVS o postsim HSPICE.
Netlist ottenere dalla Cdl è fuori:
************************************************** ****************
* Nome Biblioteca: la logica
* Nome Cell: inv
* Visualizza Nome: schematico
************************************************** ****************
. SUBCKT inv A VDD VSS Y
*. PININFO A: IY VDD: VSS B: B
MN0 YA VSS VSS NW = WN L = LN M = M
MP1 YA VDD VDD PW = WP L = LP M = M
. ENDS
************************************************** ******************
===>
che è a corto di qualcosa di simile "WN = 1u LN = 0.5u WP = 1u LP = 0.5u M = 1"
nella coda di prima linea per abbinare la sequenza di chiamata
************************************************** *****************
. SUBCKT LNA_v2 ENA IN NBIAS OUT VDD VSS
*. PININFO ENA: IN B: B NBIAS: B OUT: B VDD: VSS B: B
XI7 ENA VDD VSS ENAB / inv LP = 0.7u WP = 2.6u M = 1 LN = 0.7u WN = 1.3u
RR5 OUT VSS 3K $ [RP]
RR3 net077 VSS 3K $ [RP]
MM14 NBIAS net081 VSS VSS NW = 10U L = 4u M = 1
MM3 net081 ENAB VSS VSS NW = 2u L = 2u M = 1
. ENDS
************************************************** ******************
Si prega di avvisare!