Comparator: preamplificatore, decisione, postamplification

[Steven De Bock]

Ciao, ho già chiesto in un altro argomento su un 3 fase di confronto che è stato descritto nel libro "CMOS circuito progettazione, layout e simulazione" di RJBaker.Ma ho pensato che sarebbe molto più interessante per avviare un nuovo argomento di questo tipo di confronto.

Il confronto descritto, esiste di 3 fasi di un preamplificatore, una decisione e una fase postamplification.Schematics per queste fasi sono scese al di sotto.

Il più grande problema che ho con questo confronto è come dimensione del transistor nel circuito decisione?Scegliere le dimensioni del transistor in fase di decisione in quanto la stessa non voglio isteresi qualsiasi, ma quello che W / L devo scegliere, al fine di ottimizzare la velocità di propagazione?Esistono altri concers in questo tipo di confronto?

Suggerimenti, riferimenti ad altri documenti sarebbe molto apprezzato a!
Grazie mille!
Siamo spiacenti, ma è necessario il login per visualizzare questo attaccamento

 

[pkalavakuru]

Ciao e può mantenere la stessa per tutte le dimensioni ttansistor nella decisione circuito veloce, ma per ottenere velocità di propagazione e devono tenere la lunghezza .. 10 volte più ur cancello lunghezza (basato sulla tecnologia ur)

ciao

 

[Steven De Bock]

Ok, grazie!

Ma potreste spiegarmi il motivo per cui l'aumento della lunghezza per migliorare la velocità di propagazione?Estremo per quanto ne so l'aumento di lunghezza, aumenta solo capacitances parassitarie.

Potete darmi una idea del perché si dovrebbe affermare che ho scelto la mia lunghezza, 10 volte la lunghezza minima?

Grazie I appreciate it!

 

[Vamsi Mocherla]

Caro Steve,

Per la progettazione ad alta velocità, dobbiamo fare in modo che la prima fase ha meno guadagno (in realtà questo guadagno è limitato dalla risoluzione e anche la richiesta di ingresso di cui offset), al fine di avere una bassa impedenza nodo al centro.

Il fermo di transistor devono essere dimensionati in modo tale che siano più piccoli parasitics.T1 a T4 sono dimensionati per la velocità in cui la 1/gm dei transistor di questo determina il ritardo transitors / velocità.Inoltre, il gm di questo transistor è determinata dalla corrente.

È possibile rinunciare effettivamente la terza fase,
in quanto questa fase, di per sé ha compensato sistematica.Per evitare questo, è possibile effettuare questa fase differenziale.Il transistor di ingresso di questa fase hanno bisogno di un piccolo VGST e, di conseguenza, il dimensionamento di questi transistor.L'altro limite sarebbe ancora l'introduzione dei poli di risposta in frequenza del previsto a loro porta punti.

Ho provato a mettere il Synopsys delle mie idee.Scusate se il non sono chiare.

 

[rfic]

l'ultima fase è di per sé viziate amplificatore;

come trovare un riferimento che descrive l'auto-distorte amplificatore?

 

[Steven De Bock]

Ovviamente vi è un certo interesse in questo tipo di amplificatore, dato che ho ricevuto la seguente query di ricerca nella mia casella e-mail:

-----------------------------

Richiesta: Comparator: preamplificatore, decisione, postamplification
Avete il layout di questo circuito.
Si sarebbe mi aiutano molto.
Anche quello che ha le dimensioni di usare per ogni transistor in modo da evitare parassitarie
capacitanza.
anche per un aumento di guadagno e, pur mantenendo la sua caratteristica principale è che
ad alta velocità.
Pls email me si potrebbe, se non è un guaio per voi.

Grazie un sacco.

----------------------------

I'll be posting mia conclusioni su questo aggiornamento e il confronto schemi se mi liquidazione.Il schemi sono finiti, ma ho paura di layout non sarà parte di esso ...

Nel frattempo il commento o da altre esperienze EDAboard utenti sono i benvenuti!

 

[yellff]

Vamsi Mocherla, che è il suono buona.

 

[n1cm0c]

Salve,

Nel tuo primo schema del PMOS come deve essere collegato alla corrente di uscita specchi PMOS coppia.

Nella prima fase, si stanno progettando per i grandi gm (gm NMOS di ingresso) e un basso offset.Con riferimento a compensare l'ingresso vedrai che ti vuole il massimo
gm da ingresso NMOS coppia che si possono ottenere per il suo bilancio in corso.You'll
quindi la progettazione di dispositivi di input NMOS bassa overdrive (questo aiuta anche per la
offset di ingresso).

Il PMOS specchio di carico dovrebbe avere un gm circa 3 volte il gm del NMOS ingresso
coppia.Sei progettazione a basso offset e si desidera in modo da massimizzare il
frequenza del polo qui.Gm superiore di per sé non spingere il polo di frequenza
fino, perché la porta capacità sorge anche ...Dato l'attuale, fissato dalla
coppia di input bias lavandino, si può solo giocare con W / L fino a raggiungere il più veloce
possibile costante di tempo qui.Poi dovrete aumentare del PMOS L fino
il vostro contributo di cui è a compensare specifiche.Se la vostra fiducia fonderia modello iniziare
con tutto ciò che esiste al min L e aumentare in un secondo momento, se necessario, per raggiungere il
compensare il livello desiderato.

A quel punto potrai conoscere meglio il gm e ingresso compensare si potrebbe raggiungere a che
livello attuale della tecnologia si sono accesi.

I'll commento sulle altre fasi più tardi, ho da fare ora.