Come tradurre a livello di sistema PLL specifiche per l'attuazione ckt

[HDMI]

Sto studiando PLL attraverso la lettura di un PLL connessi pochi libri e guide, che iniziano con l'analogo livello di schema a blocchi del sistema e di analisi indicati nel file allegato.Tuttavia, quando si tratta di ckt il livello di attuazione, sono un po 'perso sul modo in cui il livello di sistema si traducono in specifiche ckt il livello di attuazione.Ad esempio, il PFD (Fase Frequenza Detector) in blocco a livello di sistema è normalmente modellato con il parametro Kp, ma ckt l'esecuzione non è nulla più di due D-Flip Flops per rivelatori di bordo e le uscite sono due segnali digitali Su, Giù, quindi il mio quesion è come il parametro Kp
nel livello di sistema è associato con Up / Down?Allo stesso modo, il VCO blocco del sistema è rappresentata con il sistema Ko parametro, ma la
attuazione non è nulla più di un oscillatore rign (supponendo ritardo implentation cella), con una melodia di tensione, come faccio a tradurre le specifiche Ko nel circuito del progetto?<img src="http://images.elektroda.net/52_1210657757_thumb.jpg" border="0" alt=""/>
Grazie,

 

[ieropsaltic]

Ciao,
Per quanto riguarda la PFD / CP, il guadagno Kp è controllata da la carica e la pompa del filtro loop condensatore.Kp è proporzionale alla Ip / Cp, dove Ip è la tariffa attuale pompa e Cp è il filtro
del circuito condensatore.

Per quanto riguarda il guadagno
del VCO Ko, il guadagno è controllato da quanto si variare la frequenza di alcuni tensione.Per l'anello oacillators per esempio, quanto il ritardo può essere variato rispetto al controllo di tensione controlla il VCO guadagno.Questa operazione può essere eseguita variando immediatamente le cellule corrente, o variando
la resistenza di carico (per la differenza di oscillatori ad anello).

 

[HDMI]

Cari ieropsaltic:

La ringrazio per la risposta, è ormai sempre più chiaro adesso.Un altro paio di domande se.
1.Se Kp è solo a che fare con la pompa di carica, qual è la progettazione specifica per PFD stessa?
2.Come si determina il numero di fasi di oscillatore ad anello?
3.

",
, however, for the most popular 2nd order loop filter, it's just one R and two C's, so where is the challenge in ckt implementation?

Un articolo che ho letto citati loop filtro è il più importante nel PLL design ", il filtro è molto importante nella progettazione del PLL, poiché sia la frequenza e il fattore di smorzamento sono un fattore di risposta del filtro. In realtà, possiamo dire che la progettazione di PLL è quasi interamente dipendente dalla progettazione del circuito del filtro
",
tuttavia, per la maggior parte 2a fine loop filtro, è solo uno e due R C,
in modo in cui è la sfida in ckt attuazione?È la sfida più a livello di sistema di decidere l'ordine del filtro?
4.Inoltre, il livello di schema a blocchi del sistema utilizza sempre il moltiplicatore di frequenza come il rivelatore di fase e con un po 'di trigonometria manipolazione, un bel due termini di equazioni può essere dedotto che mostra la differenza di fase e il doppio della frequenza del segnale.termine.Ma come funziona questo elevato livello moltiplicatore di essere tradotti in soli due bordo DFF in ckt attuazione e può ancora tenere valida la teoria?

Grazie,

 

[northeast1]

HDMI ha scritto:

Sto studiando PLL attraverso la lettura di un PLL connessi pochi libri e guide, che iniziano con l'analogo livello di schema a blocchi del sistema e di analisi indicati nel file allegato.
Tuttavia, quando si tratta di ckt il livello di attuazione, sono un po 'perso sul modo in cui il livello di sistema si traducono in specifiche ckt il livello di attuazione.
Ad esempio, il PFD (Fase Frequenza Detector) in blocco a livello di sistema è normalmente modellato con il parametro Kp, ma ckt l'esecuzione non è nulla più di due D-Flip Flops per rivelatori di bordo e le uscite sono due segnali digitali Su, Giù, quindi il mio quesion è come il parametro Kp

nel livello di sistema è associato con Up / Down?
Allo stesso modo, il VCO blocco del sistema è rappresentata con il sistema Ko parametro, ma la

attuazione non è nulla più di un oscillatore rign (supponendo ritardo implentation cella), con una melodia di tensione, come faccio a tradurre le specifiche Ko nel circuito del progetto?<img src="http://images.elektroda.net/52_1210657757_thumb.jpg" border="0" alt=""/> Grazie,

 

[tlihu]

Prova a variare la tensione controllata e misurare la frequenza di uscita del VCO per vedere se il guadagno del VCO è soddisfatta.In caso contrario, regolare le dimensioni delle cellule del ritardo VCO.

 

[ieropsaltic]

Ciao,

1 - Per PFD, credo che avete bisogno di elevato tasso uccise in ingresso.Inoltre, è necessario ripristinare il controllo della larghezza di impulso per attenuare la zona morta effetto della tassa pompa.
2 - Per l'anello oscillatore numero di fasi, che dipende dalle diverse fasi di cui avete bisogno, e la frequenza necessaria.Meno il numero di fasi (ma superiore a 2) può facilitare l'attuazione a frequenze più alte.Ma se avete bisogno di IQ segnali, ad esempio,
devi 4 fasi.
3 - Il ciclo del filtro è molto importante perché i controlli necessari loop BW, margine di fase e quindi la stabilità e il tempo di.Tuttavia,
gli altri parametri sono importanti anche in quanto contribuiscono al rumore di fase di trasferimento funzioni.La sfida al filtro design è necessario scegliere il BW come c'è un trade off tra i contributi di diversi blocchi wrt BW (VCO & delta sigma vedere HPF effetto, mentre altri blocchi effetto vedere LPF).Inoltre, è necessario per filtrare BW basso spinge mentre avete bisogno di grandi dimensioni al fine di garantire BW veloce risoluzione, mantenendo la stabilità.Quindi, è più coinvolta nella progettazione del sistema, piuttosto che semplicemente 2C e R. Inoltre, l'ordine del filtro è impegnativo per filtrare gli speroni, hanno roll off, a scapito della stabilità più difficile.
4 - Il moltiplicatore è in realtà un rilevatore di fase analogico che era molto popolare molti anni fa.Tuttavia, è solo un modo per attuare fase rivelatore.Altri metodi includono XOR fase rivelatori, PFDs
ecc .....Quindi, sia PFDs moltiplicatori e 2 sono diversi modi per attuare la fase di rilevamento azione.Alcune persone possono utilizzare i moltiplicatori a livello di sistema a modello il PD a livello di sistema, tuttavia, la più comune è quella di modello come subtractor, appositamente a s-dominio, per illustrare l'effetto di feedback negativo.

Saluti.

 

[LvW]

Ma non trascurare il fatto che il modello lineare con un PLL subtractor funziona solo in tre condizioni:
1) In-lock (che si intendono sia le frequenze sono già pari)deviation

2.) Il segnale di ingresso è una fase di
deviazione
3.) La fase di scarto non deve essere superiore a 30 gradi.

In caso contrario, l'linearizing le azioni non sono ammessi.
LvW