Come ridurre l'oscillazione di uscita di una cella di Jacobi Logaritmo?

L

lagos.jl

Guest
Cari tutti,

Sto lavorando in decodifica FEC analogico per il mio dissetartion, e sono un segnale (grandi, tensione-mode), circuito che implementa il logaritmo Jacobi di due tensioni di ingresso (che non è altro che il logaritmo naturale della somma di esponenziali della due tensioni di ingresso), come mostrato nella figura seguente (si prega di copiare e incollare il link nel browser, se l'immagine non viene visualizzata):

http://images.elektroda.net/37_1157734590.jpg<img src="http://images.elektroda.net/37_1157734590.jpg" border="0" alt="How to lower the output swing of a Jacobi Logarithm cell?" title="Come ridurre l'oscillazione di uscita di una cella di Jacobi Logaritmo?"/>
Il problema è con il fattore di scala del logaritmo - "n.PhiT" (che per un processo 0.35u è aprox. 30mV a temperatura ambiente): questo fattore è troppo grande per i miei scopi in quanto rende l'oscillazione di uscita della cellula troppo grande per la headroom disponibile (3.3V meno la soglia di corrente).
Pertanto, ho bisogno di trovare un modo di modificare questo circuito e / o dei suoi parametri, al fine di ridurre la sua produzione fattore di scala, almeno di un fattore dieci (un fattore di 100 sarebbe fantastico). Se qualcuno ha un'idea di come ottenere questo risultato?
Ovviamente, la modifica o la pendenza "N" o la tensione termica non sarebbe un valido approccio ...Finora ho cercato e in largo per le topologie di altri che potrebbero soddisfare la scala di cui sopra obiettivo costante, ma senza successo.Io, tuttavia, pensare che forse l'applicazione commento a questo cellulare potrebbe essere un modo efficace per limitare la sua altalena di uscita, ma non hanno idea di come ciò possa essere attuato.Va inoltre notato che la cella non deve essere necessariamente grande segnale: se il circuito è modificato per uno swing significativamente più basso di uscita, quindi si potrebbe eseguire perfettamente piccolo segnale.Questo perché in realtà io sono decimi di questo celle in cascata, per cui le tensioni di ingresso V1 e V2 sarebbero le uscite delle celle precedenti.Credo che forse questa piccola possibilità segnale amplia la gamma di tipologie disponibili che potrebbero essere utilizzati.A proposito, se siete a conoscenza di una corrente-circuito modalità che svolge funzioni di uno analogo, fatemelo sapere!Per implementare la funzione in modalità corrente eliminerebbe l'output problema swing poiché in questo modo l'uscita della cellula sarebbe una corrente piuttosto che una tensione.

Grazie in anticipo per qualsiasi aiuto.

Con i migliori saluti,

Jorge Luis.
 
qualcuno?Per favore!

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Molto Felice" border="0" />
 
Probabilmente l'idea stupida (degrada la funzione di log ...), ma per cercare:
Che cosa succede se si mette due piccole resistenze tra la produzione e le fonti NMOS ...

Φt non dipendono da qualche disegno o la deviazione dei parametri, o è solo parametro di tecnologia?
Ho questa equazione per la regione di debole inversione:
Id = ID0 * W / L * exp ((Vgs / NkT / q)), KT / q = 26mV (a) 300K, n =?
Cercare di minimizzare ID0 * W / L?

I componenti che si possono utilizzare?
È qualcosa di meglio se ci si connette a porte const.potenzialità e fare massa come input (con PMOS)?

 
Solo per amor di completezza, ho voluto scrivere un commento che la mia ricerca, alla fine, ha rivelato che l'intero approccio verso turbodecoding analogico utilizzando questo tipo di reti e l'algoritmo MAP nel dominio logaritmica è seriuosly viziata, almeno per quanto riguarda l'attuazione pratica dei codici con lunghezza telaio più grande di un paio di decimi.

Per questo tipo di codici, l'unica soluzione (almeno l'unico conosciuto fino ad ora) sono i ben noti circuiti modalità corrente sulla base del moltiplicatore matriciale Gilbert.Vi allego un must-have dissertazione che affronta i temi alla base di queste implementazioni (con btw è la tesi di dottorato più belle che io abbia mai visto finora - dico sul serio

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Molto Felice" border="0" />

)

Io mi prese più di un anno per rendersi conto che l'approccio di altri è solo, purtroppo, destinato a fallire.
Ci dispiace, ma è necessario il login per visitare questo allegato

 

Welcome to EDABoard.com

Sponsor

Back
Top