Come ridurre la tensione di offset in amplificatore differenziale.

[yikwon1]

Ho progettato di riferimento Bandgap con TSMC.

ma, questa variazione bandgap tensione di riferimento è maggiore del previsto.
it's about 70mV.

così, credo che amplificatore differenziale in BGR ha più l'offset di tensione.

In questo caso, come posso ridurre o eliminare la tensione di offset.

Aumentando il guadagno di amplificatore differenziale e la buona considerazione
mismatch sono tutte cose per questo?

Ci sono un modo per ridurre l'offset di tensione?

grazie.

 

[wpchan05]

yikwon1 ha scritto:

Ho progettato di riferimento Bandgap con TSMC.ma, questa variazione bandgap tensione di riferimento è maggiore del previsto.

it's about 70mV.così, credo che amplificatore differenziale in BGR ha più l'offset di tensione.In questo caso, come posso ridurre o eliminare la tensione di offset.Aumentando il guadagno di amplificatore differenziale e la buona considerazione

mismatch sono tutte cose per questo?Ci sono un modo per ridurre l'offset di tensione?grazie.

 

[mandar_mahajan]

I guess ur Come contropartita sul lato superiore.
Sarebbe in grado di dire qualcosa di u solo dopo aver visto amp ur schematico di op-.

 

[yikwon1]

Grazie per le risposte

In realtà questo risultato (tensione di uscita BGR = 1.175V ~ 1.25V) sono
misurare i risultati, non di simulazione.

Quindi, penso che questo causa di esso sono offset di tensione o di disadattamenti BJT.

Pertanto, vorrei sapere il modo per ridurre l'offset di tensione.

Vi sono altre ragioni per le variazioni di BGR's?

Come sapete, è molto difficile trovare la causa di base,
perché non in grado di misurare qualsiasi punto, tranne l'uscita BGR.

Grazie.

 

[suria3]

Salve,

Se i risultati misurati mostra l'errore di offset, in primo luogo credo che possa essere dovuto al opamp stesso.Come si è detto, il mathing poveri dispositivo del layout opamp stesso potrebbe avere innescato questo.Hai può ri-simulare il pre-simulazione di silicio introduce intenzionalmente alcuni disallineamenti dispositivo di input per vedere questo effetto.Mismatch diodo Altro fattore pure.

 

[Fencl]

Ciao, se non c'è alcun tipo di resistenza che hai usato per BGR, prendersi cura di essa per la variazione grande processo.

 

[yikwon1]

Grazie per le risposte.

Ho progettato e bloccare BGR simulato considerando la variazione di processo
e LPE (estrazione parastic).

I risultati della simulazione soddisfare le specifiche mi aspettavo
sotto FF, TT, SS, SF, FS e -40 'C ~ 80'C condizioni.

A dire il vero, non capisco
Perché non è stato possibile verificare utilizzando un processo di simulazione.

Devo fare qualcosa per individuare in un processo di simulazione?

Grazie.

 

[tzg6sa]

Hanno si esegue l'analisi Monte Carlo per disallineamenti?Gli angoli processo non contano, con la mancata corrispondenza dei dispositivi.Il transistor di ingresso del amplificatore può essere critico.
Quali sono le dimensioni dei transistor d'ingresso?