Come posso fare la simulazione di layout misti circuito di segnale?

[Adam2008]

Io sono lo sviluppo di un circuito misto segnale.Il layout della parte analogica che contais i componenti passivi verrà fatta manualmente.Tuttavia, io sto usando la biblioteca digitale, che non contiene la netlist o informaiton layout.Il layout sarà un'istanza in cui fabbricare il chip.Come posso fare la simulazione di layour di tutto il circuito prima di sottoporlo a fabbricare?

Grazie.

 

[elbadry]

Penso che si possa utilizzare un misto simulatore di segnale (come ADMS Mentor) per questo scopo.La parte analogica vengono simulati come transistor, mentre la parte digitale sarà simulato un Verilog / modello VHDL.

 

[Teddy]

Dal momento che si sta utilizzando libreria standard, mi aspetterei che hai timig caratteristiche per la biblioteca digitale.Ci dovrebbe essere anche un file con parassiti ca.Che dovrebbero coprire le cellule digitale.
Per il layout Scommetto che si sta utilizzando vista astratto con connessioni pin.Allora si dovrebbe essere in grado di estrarre l'interconnessione parassiti e la porta al tuo Sims livello gate.