Come ouput maiuscole in Verilog?

[johnma]

Nel mio testbench,
reg [7:0] traccia;
$ display ( "h%", traccia [7:0]);
Quando traccia è 0xFA, l'output è "fa".Ma se voglio "FA", come devo fare?
Grazie!

 

[uditkumar1983]

Salve
come credo non vi è alcuna opzione di questo tipo, sarà simulatore di scrivere questo in minuscolo ...
saluti

 

[sumit_techkgp]

Utilizzare uno script perl per modificare il caso
Sumit

 

[sheik_vb]

Salve,

Come cambiare in Perl.si può inviare lo script per questo.

 

[aji_vlsi]

johnma ha scritto:

Nel mio testbench,

reg [7:0] traccia;

$ display ( "h%", traccia [7:0]);

Quando traccia è 0xFA, il risultato è "fa".
Ma se voglio "FA", come devo fare?

Grazie!

 

[johnma]

Ho cercato H% in VCS, che non work.Thanks!