Come Interconnects ridurre (VDD e VSS)

[fahadislam2002]

Hi ...
Sto usando uno 32MB SDRAM unbuffered modulo di Micron nel mio project.It ha 168 pin.
All'inizio ho un modulo con 18 chip su it.So era avere uno VDD e VSS uno per ogni chip (quindi un totale di 36 Pins).
Quindi, per ridurre il numero di Potenza e spille i Ground ottenuto un altro modulo SDRAM con solo quattro Chips.But ancora si hanno anche 36 Pins.ConfusioneOra ima po 'confuso circa che, mentre questi pins (di VSS e VDD) sono internamente collegati in SDRAM Module o devo collegare ognuna di esse seperatly con VSS e VDD.Parti Counter ConfusionSembra che, come perni di seperatly sono presenti in modo che ho per la connessione loro seperatly nel mio ........... PCB D'altra parte sembra che, come Pins sono collegati internamente in SDRAM modulo per così applicare VDD e VSS su qualsiasi due pin è sufficiente ....

<img src="http://www.edaboard.com/images/smiles/icon_mad.gif" alt="Pazzo" border="0" />

..... cosa ne pensi

<img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Confused" border="0" />

Perché per ridurre PinsDesidero ridurre Pins, come devo fare PCB per il suo Banchetto (Slot).
E per rendere la mia semplice PCB e per rendere possibile il Single Layer (per ridurre i costi

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorriso" border="0" />

). e anche la sua non possble di farlo su un PCB monofaccia con spille troppo.Richiesto1-Plz Proponi su confusione con la vostra esperienza, la conoscenza, la logica e di osservazione.
2-Plz suggerire qualche altra soluzione ...Grazie

 

[Iouri]

Non cercare di risparmiare sul PCB, avrete bisogno di almeno 4 strati di bordo utilizzare strati interni per il GND VCC,
Anche assicurarsi di utilizzare qualcosa di simile a un buffer di clock, con feedback, guarda il cipresso che hanno, altrimenti sprecare tempo e denaro ....Saluti,

 

[jdhar]

È necessario collegare il VDD e VSS pin separatamente sul PCB - anche se non sono collegati internamente sul modulo è irrilevante - che ancora deve separare correttamente ogni VDD / coppia VSS sul modulo con un alimentatore di potenza pulita.Se non si dispone di piani di potere, IMO questo non sarà molto stabile.