come fare DFT con scatola nera IP

[newcpu]

Salve,
Quando faccio DFT, ci sono alcune scatole nere IP come DSP, CPU.Se ho appena bypass loro, ci sono degli errori degli orologi collegati a questi IP.Cosa devo fare?E quando fare ATPG in Tetramax, ci sono anche alcuni errori di scansione a catena a causa di orologi relativi a queste scatole nere IP.Come risolverli?

Con i migliori saluti,
newcpu

 

[AlexWan]

Ci sono alcuni porti di prova nella tua casella di black-IP?

 

[jcchan]

Il core DSP IP deve avere catena di scansione per DFT

 

[Aravind]

u deve fare la logica ombra per la prova di scatola nera.
u can ombra logica di comando in DC o RTL.
all'interno di u bb deve mettere uno flop supponendo che questo flop è bb e completare la catena di scansione

 

[jackson_peng]

Se la scatola nera IP è il protocollo di prova, quindi leggere in esso diverso modulo IP, in DFT scan-inserimento a catena.

In caso contrario, la scatola nera IP non è possibile eseguire DFT su di esso.e si dovrebbe aggiungere la logica di bypass sulla sua produzione per la scansione di inserimento.e il venditore IP dovrebbe anche fornire altro modo di test piuttosto che DFT.

 

[newcpu]

Thanks a lot.
Il DSP è stato chiesto di test, separatamente e scansione delle porte di DSP sono state riservate.La finestra di DSP nero per sé non è necessario fare DFT, ma la DFT top necessità soc.Modo che io possa bypassare la finestra di DSP nero.Ma ci sono gli orologi appaiono nella lista per la casella di DSP e nero orologi in output da esso.Se io collegare direttamente gli orologi appaiono nella lista per la casella di DSP e nero orologi in output da esso insieme, ci sono problemi di logica o la tempistica?Cosa devo fare?

Con i migliori saluti,
newcpu

 

[Elias.xie]

That's ok, si può fare, ma è necessario assicurarsi che questa connessione solo quando esiste davvero chip in modalità di scansione di prova.

 

[HolySaint]

AlexWan ha scritto:

Ci sono alcuni porti di prova nella tua casella di black-IP?

 

[sunilbudumuru]

Ciao amico,

E 'molto semplice.

Se si utilizza la modalità di XG DFT compilatore,

Si aggiunge solo il controllo e osservare testpoints nello script di tutto il core di BB come illustrato di seguito.

set_testability_configuration tipo osservare-clock_signal [get_ports [YOUR_TEST_CLOCK list]]
set_testability_configuration-controllo di tipo clock_signal [get_ports [YOUR_TEST_CLOCK list]]

/ / Aggiunta di sorvegliare i punti di
set_test_point_element tipo osservare [get_object_name [get_pins A / B / <DRIVER CELLULE DI BB1 inputs> / Y]] \
-YOUR_TEST_CLOCK clock_signal \
-power_saving consentire/ / Aggiunta di punti di controllo
set_test_point_element tipo control_01 [get_object_name [get_pins A/B/BB1/Y]] \
-YOUR_TEST_CLOCK clock_signal

BB1, dove è la vostra scatola nera.

Se si utilizza la modalità DB,
A/B/BB1 set_wrapper_element tipo shadow
set_port_configuration-cell <BB1> CLK-port-wrapper_exclude

/ / besure di escludere i porti principali, se necessario,

shadow_wrapper-set_def_configuration-autofix

create_test_protocol
dft_drc
insert_dft
..
.

Spero che questo aiuti il tuo problema.

Sunil Budumuru,
www.asic-dft.com