Come fare deviazione corretta?

[aryajur]

Durante la progettazione di uno stadio amplificatore, suppongo che alcune correnti nel ramo e fare la mia analisi mano.Quando cerco di fare e di simulare la cosa in cadenza Ho impostato le tensioni di Gate in modo che io sono al punto di lavoro ho progettato l'amplificatore o al punto di lavoro abbiamo il miglior guadagno.Ma poi se io cascata un'altra fase di questo, ciò che dovrebbe essere la migliore strategia per la progettazione, o piuttosto assumere la deviazione della corrente in questa fase, perché ora il problema è che io non conosco la tensione di polarizzazione gate che l'uscita 1a tappa produrrà, poiché i calcoli a mano non è possibile calcolare la Vds precisione, e sono sensibili.
Una soluzione che viene, ovviamente, per la mente si tenta di impostare la corrente facendo generatori di corrente per definire la corrente, ma mi sembra di avere un problema con quello, perché il PMOS della tecnologia non può fonte molto attuale, e in qualche modo esso è definito dalla tensione di polarizzazione di ingresso del NMOS del palco.

Eventuali approfondimenti, suggerimenti, discussioni sarà molto apprezzato.

 

[lastdance]

Salve
In grado di fonte PMOS la corrente?
Quanta corrente stai progettando per?
Non riesco a visulaize quello che hai citato?Ho ragione a dire che hai un NMOS comune origine come una prima fase caricato con una fonte PMOS corrente e una seconda fase di un'altra fonte NMOS attuale?E si hanno problemi deviazione questa fase bcos in qualche modo avete bisogno di alta corrente in grado di essere acquistato da PMOS regolare?
si può decidere di pubblicare il tuo schema qui, non è chiaro per me perché sei avendo problema?

 

[aryajur]

Fammi riformulare la domanda.Supponiamo che io voglio avere una deviazione della corrente particolare in una fase secong fonte comune (ingresso NMOS).Allora come posso fare per impostazione attuale?
Dal momento che se cerco di impostare la corrente che attraversa la fonte PMOS deviazione della corrente non dà funziona correttamente in quanto per questa fonte di corrente comune del NMOS sotto è anche fortemente (forse più forte) il controllo della corrente a causa della sua Vgs deviazione dalla precedente Tensione stadio di uscita.E la cosa è che non può conoscere questa tensione di uscita o di impostare in modo affidabile.

 

[terryssw]

Supponiamo che nella vostra seconda fase si è NMOS comuni-amp source e PMOS carico di generatore di corrente.Allora la vostra seconda fase deviazione corrente è controllata principalmente da fonte PMOS in corso, ed effettivamente Vgs del NMOS è determinata da questa corrente.Tuttavia, se la opamp viene utilizzato come un amplificatore di feedback, il comune di feedback modalità regola automaticamente la Vgs del NMOS ad un valore adeguato (e questo è anche il vostro valore di progetto).

Così come una sintesi, nella progettazione di seconda fase, è sufficiente per progettare quanta corrente nel carico PMOS attivi, e hanno anche un circuito CMFB corretta, allora la Vgs di NMOS viene impostato automaticamente, e non avete bisogno di specificato in modo esplicito questo Vgs dalla precedente fase di uscita.

Do you simulare il tuo opamp in openloop o ad anello chiuso?È necessario simulare in anello chiuso per rendere il feedback attivo.Se si simula in openloop, di solito l'uscita al 1 ° e 2 ° stadio sarà tirare verso l'alto o verso il basso in VDD e GND.Inoltre, la tensione di uscita sarà estremamente sensibile alle variazioni di processo in quanto non si dispone di feedback.

 

[lastdance]

Q:
1.questa fase 2 è destinato ad essere uno stadio di uscita di Classe AB?
2.in caso affermativo, ru parlare di come impostare q attuale?
3.In caso contrario, ancora una volta, mi mancava qualcosa.

Supponendo che si progetta uno stadio di uscita e se si desidera impostare aq corrente per il transistor di uscita.
È possibile fare riferimento al libro di Gray e Meyer (e alcuni giornali) per vedere come va la q corrente per il transistor di potenza in fase di uscita istituito.Il segnale di guida deve essere composto da due elementi, uno per determinare la resistenza del disco e l'altro a creare l'attuale q.

 

[ambreesh]

Stiamo parlando openloop qui, si spera.
Il tuo attuale fase secind è fissato dalla fonte PMOS corrente.Modificare le dimensioni della prima fase per ottenere la tensione di uscita che consenta la tua NMOS seconda fase ad affondare la stessa corrente in quanto PMOS è sourcing.
Il tuo guadagno da prima fase potrebbe cadere.
Continua a leggere sistematica compensare in John Martin