Come faccio a convertire il codice Verilog (gatelvel) per schematica?

  • Thread starter ahmad_abdulghany
  • Start date
A

ahmad_abdulghany

Guest
Salve,

Ho un grande codice Verilog nel cancello livello (dopo la sintesi) è possibile convertirla in un formato più leggibile, come livello di blocco che viene letto da qualsiasi schema spettatore?

Grazie,
Ahmad

 

Welcome to EDABoard.com

Sponsor

Back
Top