Come esportare Xilinx generato ot schematica EDIF formato?

[dragonwell]

Salve,

Che sanno di conversione del XST sintesi schematica. NGR formato per formattare EDIF?THX!

Piers

 

[echo47]

Non credo che si desidera farlo.La NGR è un optional file destinato solo per lo spettatore RTL.
La procedura normale è XST sputa fuori un file NGC, che poi ad alimentare NGC2EDIF.

 

[Tut]

Il EDIF risultante dalla ngc2edif è per la simulazione ..

Vedi link:
http://www.fpga-faq.org/archives/70475.html # 70481
http://www.fpga-faq.org/archives/58175.html # 58181

Quote:ngc2edif.exe è solo per la simulazione ed è lo stesso del xst edifngc

paramter.
ISE 4 è stata l'ultima versione che include la possibilità di compilare per

EDIF.ISE 4,2 XST sostenuto la compilazione di EDIF ma, purtroppo, che essi sono diminuiti

parametro con le nuove versioni

 

[echo47]

Sì, è corretto.

Dragonwell non ha detto perché voleva che il EDIF.

Il mio flusso ISE: Verilog -> xst -> ngdbuild -> mappa -> par -> trce -> bitgen.

Durante la simulazione non mi preoccupano i tempi, così ho semplicemente nutrire la mia HDL dritto in ModelSim.

 

[dragonwell]

Ho bisogno del sch per strumento di layout, è troppo lo le sintetizzatore, qualcuno conosce uno gratuito?

THX!

 

[echo47]

La tua domanda non è chiara, si prega di riformulare.

Avete bisogno di molte più funzioni Xilinx WebPack?È gratis.
http://www.xilinx.com/ise/products/webpack_config.htm