Come controllare orologi gererated da PLL on-chip

[sycolegend]

Salve,
Nel nostro SOC ci
sta due orologi generato da un PLL on-chip.Per la progettazione DFT, vogliamo scansione iniziale dati in tutte le DFFs via JTAG IEEE1149, quindi la cattura e la scansione dei dati dopo che il sistema esegue un ciclo orologi.Ma come si può controllare gli orologi eseguire un ciclo e tenere premuto fino a che la scansione di tutti i dati attraverso una interfaccia Jtag.

 

[linuxluo]

salve,
Penso che ciò che si vuole è il lavoro di atpg strumenti becoz quello che volete è a prova di velocità.Penso ET, tmax in grado di gestire questa situazione.

 

[libing]

salve
in generale, si può usare per generare compilare DFT DFT catena, vi sono DFT modalità pin, che cosa si dovrebbe fare è di controllare la modalità DFT pin, forse si usa per il controllo JTAG DFT scansione.si può usare dc compilatore comando per inserire JTAG.

 

[ls000rhb]

insert_scan forse aiutare!buona fortuna!