come collegare simulatore in specview?

[tarkyss]

La GUI del specman E
Verilog XL o ModelSimAggiunto dopo 2 ore 12 minuti:errore nel file di registro come segue
attività o una funzione ($ sn) non definito

 

[Manaman]

hai correttamente generato il file stub e compilato li

 

[tarkyss]

Sì, generare un file specman.v

 

[nand_gates]

Troverete ad esempio xor in dir di installazione specman e qui è come invocare gui

Step1.-> Specman-load "comando xor_verify; scrittura nascosta-Verilog;"
Step2.-> Xl_specman specview "-s specman.v xor.v"

qui xl_specman è Verilog bianary simulatore compilata appositamente per sostenere specman
PLI!compito viz $ sn!

 

[tarkyss]

ma quando ho eseguito il passaggio 2
errore viene generato in specview
si tratta di ld.so.1, le informazioni di errore non può essere visualizzato correttamente nella mia macchina

 

[tarkyss]

val la mia env sono impostati in maniera sbagliata?
please help me
grazie

 

[eeeraghu]

Ciao a tutti
Io ho un altro q con reagrd a 'e' la lingua, qual è la differenza tra un banco di prova in E e le sequenze, sono entrambi necessari per uno scopo o servita per scopi diversi?

Thanks & Regards.
Raghu.

 

[pragya.laad]

Sì, sia (banco di prova e le sequenze in e), sono utilizzati per verificare la funzionalità del DUT o per testare tutti gli scenari con il DUT.