Come capire il banco di prova della piena differenziale Opmap

[bbjpc]

salve,
Ho appena letto "verifica funzionale di un differenziale OPERATIVO AMPLIFIER.pdf" dal cadence.com prima di testare i miei circuiti.ma non riesco a capire chiaramente la funzione di "acOpendiff" che è scritto in Verilog-A.
chi può dirmi in dettaglio?

Con i migliori saluti
jeff

 

[wued]

si tratta solo di un interruttore
che è chiuso quando l'analisi e la dc, quando ha aperto ac analisi