Come attuare rapidamente tolleranza in FPGA Xilinx?

[mhytr]

Ho trovato che un 16bit tolleranza in Spartan3 FPGA hanno un ritardo di circa 6ns.
Ma il embeded 18bit moltiplicatore in Spartan3 FPGA hanno un ritardo di soli 8 ns.
Voglio fare una moltiplicazione seguita da un orologio Inoltre, in 1 ora, quindi ho bisogno di reduuce il ritardo di tolleranza.
Qualcuno mi può dare qualche consiglio?Grazie

 

[echo47]

Tali ns numeri sembrano troppo lento.Come veloce hai bisogno di andare?Quale velocità versione chip stai usando?Quanti bit del moltiplicatore stai usando?Normalmente si desidera modificare l'ordine delle aritmetica di utilizzare pipeline.Se ci mostrano esempio codice di prova che può essere compilato, forse qualcuno può suggerire miglioramenti.

 

[bibo1978]

usare un parallelo con un moltiplicatore di pipeline tolleranza,
in questo modo non sarà sciolto il tuo volume, cioè si ottiene un risultato di ogni ciclo di clock, ma avrai qualche latenza.

 

[Johnson]

Suppongo che il tuo basato const.sintesi strumento scegliere il migliore,
in modo tale che è meglio per risolvere in sintesi const.Tuttavia addre sempre grande problema è la velocità!