Come aggiungere un software di ripristino per FPGA

[s3034585]

Ciao
Qualcuno può dirmi come aggiungere un software reset per un FPGA.
Sto usando una scheda con 5 FPGA in esso ed ha un reset hardware.una delle FPGA è il maestro che controlla le altre 4 FPGA.Quindi, quando questo gli FPGA si reimposta gli altri hanno azzerato.Ma per quello che ho bisogno di dare un reset hardware.Così desidera implementare un software di reset per ripristinare solo i 4 FPGA e non il padrone.

Può uno mi vuol suggerire un modo per farlo.
grazie in anticipo.
Tama

 

[vs21]

Ciao,

è necessario fornire un registro a tale scopo.Quando questo bit è impostato nel registro (via software), è necessario eliminare tutti i segnali per ripristinare condizioni.

se si codifica linguaggio VHDL youing allora, è necessario implementare come questo

processo (clk, reset) - reset, reset bordo non software reset
iniziare
se reset = '1 'poi
- Condizioni di ripristino
elsif clk'event e clk = '1 ', poi
se software_reset = '0 'allora
- Eseguire l'operazione richiesta qui
altro
- Condizioni di ripristino
end if;
end if;
fine del processo;

ricordo che vi servono per generare software_reset per quanto riguarda la clk stesso si utilizza nel processo.

Stessa è la procedura in Verilog pure.

Saluti
Vs21

 

[FPGA]

Ciao, vs21
Ho alcune domande.

se software_reset = '0 'allora
- Eseguire l'operazione richiesta qui
altro
- Condizioni di ripristino
end if;

significa:

se software_reset = '1 ', poi
- Condizioni di ripristino

così, i circuiti saranno azzerati sempre.

 

[s3034585]

Hi Guys
Grazie mille per le vostre risposte ...
Ho uno?VS21 con quanto ha scritto.Il ripristino del software è synchornus.Cosa happend se attuiamo asincrone ...può portare ad alcuni problemi di temporizzazione.

Sto usando VHDL per la codifica.

grazie ancora una volta
Tama

 

[Hamadeh]

Credo che il codice scritto da VS21 ti fornirà un reset asincrono, se si desidera sincronizzare un reset quindi si deve porre l'(se reset) undet la condizione (se l'orologio), condizione