CMOS confronto per ADC sigma-delta

[sandhaajith]

Chiunque può suggerire come per la progettazione di un comparatore per ADC sigma-delta

 

[jiangxb]

hi sandhaajith,

isteresi e la compensazione delle esigenze di confronto nel sigma-delta modulatore è rilassato e ad alta velocità è necessaria, in modo che possa essere progettato con un preamplificatore, seguito da un dispositivo di chiusura con reset.

si veda questo documento:
A High-Speed CMOS Comparator con risoluzione 8-b, IEEE J.
of Sold-membro circuiti Feb.1992, pp.208-211.

 

[IEXPLORER]

davvero?
Penso di confronto "non linearità" è una questione chiave nel delta sigma progettazione, perché non può essere attenuato
da loop, è itn't

 

[jcpu]

Che cosa
s'intende per "confronto" non linearità "?
Si prega di spiegare di più ...
Grazie

 

[sandhaajith]

Capisco che non linearità di confronto sono
offset
metastability
effetto memoria
tangente rumore
overdrive recupero
per citarne alcuniAggiunto dopo 1 minuto:e mi può dire come selezionare ucox per un mosfet?

 

[ytliang]

jcpu ha scritto:

Che cosa s'intende per "confronto" non linearità "?

Si prega di spiegare di più ...

Grazie