clock della Virtex II Pro Board Eval.

[suddy72]

Grazie a tutti coloro che mi hanno aiutato con il mio ultimo problema con questa scheda.

Ora vorrei porre una domanda circa il clock della scheda.Che cosa sto sperando di fare è collegarsi ad ADC su questo forum, in modo da poter elaborare l'uscita digitale.Il consiglio di ADC si produce un clockout.Vorrei utilizzare questo orologio come l'orologio principale per la FPGA invece l'orologio di sistema che già forniscono.Mi domando solo qualcuno sa come configurare i consiglio di modo che questo è il caso?

Stuart

 

[JPR75]

FPGA Xilinx hanno diversi ingressi CLK.
Di solito, in seno al consiglio Eval, uno è collegato ad un oscillatore locale e altri sono accessibili per l'utente.
Hai controllato gli schemi del tuo forum Eval per GCLK altri?
GCLK scegliendo ciò che viene utilizzato all'interno della FPGA è fatto con l'editor di vincolo.

 

[suddy72]

I am sorry nuovo a tutto questo, ciò che è GCLK?Global Clock?e voi dite che per impostare l'orologio che si utilizza come orologio principale, lo si fa nel file UCF?

 

[JPR75]

Quote:

Global Clock?

 

[suddy72]

Grazie per il vostro aiuto.

Adesso mi serve per provare figuire fuori solo che i pin sulla FPGA allegare il mio segnale.