circa la lettura del file in ise

[shenql]

Hi, everybody
Ho eseguito un nucleo VHDL sul XE Modelsim 6.2, It's all right!
ma quando aggiungo questa fonte nel progetto di Ise, il problema sta arrivando ...

parte del core:
GetData: process (clk)
dtype tipo è di matrice (da 0 a 1535) di interi range 0-255;
digitare il testo è il file di interi;
file infile: il testo è in "D: / test3.eti";
variabile i: integer: = 0;
di dati variabili: dtype;
while (i <1.536) loop
- Il ciclo per la lettura dei file
read (infile, i dati (i));

l'errore è "ERRORE: xst: 796 -" D: / Xilinx92i/ETI/ETI.vhdl "Linea 83: espressione sorgente VHDL non è ancora supportato: 'FileDeclaration'."

che sanno questo?please help me, grazie

 

[echo47]

Provare a modificare il codice in modo che la sua sintassi simile a quello riportato nella XST Guida per l'utente, "Initializing Block RAM da dati esterni file".

 

[shenql]

Dove posso trovare l'esempio nella XST Guida per l'utente?

 

[echo47]

Cercare la stringa "Initializing Block RAM da dati esterni file".
It's a pagina 236 del 9.2i versione manuale.

 

[shenql]

grazie