cinque problema stadi della pipeline, con urgenza!

R

rickyice

Guest
Ciao a tutti,
cinque stage pipeline (se, id, ex, MA, WB)
considerare la seguente sequenza di istruzioni:
LD R10, 1000 [R20]; LOAD R10 dalla memoria, ADDR R20 1.000
ST 2000 [R20], R10, R10 NEGOZIO DI MEMORIA, ADDR R20 2.000
SUB R20, R20, 4; R20 = R20-4
BNZ R20, L1, L1 GOTO IF R20! = 0

tenta di riordinare tali istruzioni e inserire almeno 'nop' per eseguire correttamente;

 
Mi viene in mente solo la seguente soluzione!

LD R10, 1000 [R20]; LOAD R10 dalla memoria, ADDR R20 1.000
ST 2000 [R20], R10, R10 NEGOZIO DI MEMORIA, ADDR R20 2.000
SUB R20, R20, 4; R20 = R20-4
NOP
BNZ R20, L1, L1 GOTO IF R20! = 0

 
u possibile utilizzare 5 FIFO fase di attuare il pipelining

 

Welcome to EDABoard.com

Sponsor

Back
Top