Chi problema di memoria Gerarchia

J

javatea

Guest
Hi Folks,

In pratica, abbiamo usato file di registro, SRAM, DRAM, come i nostri dispositivi di archiviazione per l'attuazione della gerarchia di memoria.La capacità e le prestazioni (velocità di accesso alla memoria) è sempre un compromesso.
Mi sono posto una domanda."Perché non utilizzare SRAM a costruire L1, L2 e L3? SRAM è più veloce di DRAM, forse potremmo utilizzare SRAM molti a costruire un DRAM."È possibile / fattibile?
So che il costo è un problema in questione.
Tutte le altre questioni in grado di spiegare perché non costruire SRAM ovunque nella nostra gerarchia di memoria?
es
L1: SRAM
L2: molti SRAM molti
Grazie.

 
Questa domanda è solo un 'cattura' per verificare se si sa che cosa è Cache.

Cache è in realtà SRAM.La differenza che possiamo dire è che è on-chip con IE processore on-chip SRAM è cache.

 
Grazie.
Ma la mia domanda è
Se SRAM è più veloce, perché non utilizzare SRAM a costruire dappertutto?

 
Oltre a costare bisogno di pensare il potere e lo spazio.

SRAM ha una densità inferiore DRAM.
E 'anche più assetato di potere rispetto alle DRAM.

Viceversa per la cache!

 

Welcome to EDABoard.com

Sponsor

Back
Top