M
master_picengineer
Guest
Hi ogni corpo,
Per favore qualcuno può dirmi come progettare dispositivi doppia frequenza di clock (sintetizzabili) in VHDL.
Grazie in anticipo.
Per favore qualcuno può dirmi come progettare dispositivi doppia frequenza di clock (sintetizzabili) in VHDL.
Grazie in anticipo.