bisogno del vostro aiuto su pipeline ADC

[WDD]

Salve,
Sto progettando una pipeline a due canali ADC (processo TSMC0.13um, tensione di 1.3V)
Ma con la mia prima fase transitoria di simulazione.Vi è un problema non riesco a gestirlo.
Si può vedere la curva in uscita transitoria in foto allegata.
Quello verde è pre-sim layout, quella gialla è post-sim layout.
Idealmente il valore di liquidazione deve essere ą500mv, ma nella fase di post-sim disposizione vi è una-2mV
spostamento in modo che il valore è 498mv e-502mv.
Credo che non è mancata corrispondenza provocato, ma non ho idea di come sia arised.

Desidero il vostro aiuto
WDD
Ci dispiace, ma è necessario il login per visitare questo allegato

 

[jeffsky520]

Salve,
Perché l'uscita del primo stadio è così?
In ogni caso, vi è uno sfasamento tra i due del vostro output nel post-simulazione layout.Quindi forse è possibile controllare il layout per certo se i ritardi RC è coerente in 'outp'and' outn '.

 

[WDD]

jeffsky520 ha scritto:

Salve,

Perché l'uscita del primo stadio è così?

In ogni caso, vi è uno sfasamento tra i due del vostro output nel post-simulazione layout.
Quindi forse è possibile controllare il layout per certo se i ritardi RC è coerente in 'outp'and' outn '.

 

[jerryzhao]

Il vostro circuito hanno setlled.Ha controllato la tensione di comuni è pari a zero in simulazione post?

 

[WDD]

jerryzhao ha scritto:

Il vostro circuito hanno setlled.
Ha controllato la tensione di comuni è pari a zero in simulazione post?

 

[jeffsky520]

Comune variazione della tensione di modalità, non può portare errore con l'uscita a causa della struttura differenziale.
Sì, non corrispondente cap parassiti con due percorso può cambiare l'output., In altre parole, la differenza di fase non è di 180 gradi, significa che c'è uno spostamento di fase sia di produzione.