Baseline versione di Max Plus II non è possibile utilizzare Bi-Direction?

[montagna]

Ho fatto una simulazione di un campione del mio Max Plus II 10,23
il campione è:
http://www.fpga.com.cn/hdl/vhdl_example/combinational/bidir.txt
bidir.vhd (Tri-bus dello stato di attuazione)--************************
Library IEEE;
Use IEEE.std_logic_1164.ali;

Bidir entità è
PORT (
bidir: INOUT std_logic_vector (7 downto 0);
OE, clk: in std_logic;
INP: in std_logic_vector (7 downto 0);
outp: OUT std_logic_vector (7 downto 0));
END bidir;

ARCHITETTURA DI CPLD bidir IS
SEGNALE A: std_logic_vector (7 downto 0); - DFF che memorizza
- Il valore da input.
SIGNAL b: std_logic_vector (7 downto 0); - DFF che memorizza
BEGIN
- Feedback valore.
PROCESS (clk)
BEGIN
IF clk = '1 'e poi clk'EVENT - Crea i sandali
a <= inp;
outp <= b;
END IF;
END PROCESS;

PROCESSO (OE, bidir) - rappresentazione comportamentale
BEGIN - di tri-stati.
IF (OE = '0 ') THEN
bidir <= "zzzzzzzz";
b <= bidir;
ELSE
bidir <= a;
b <= bidir;
END IF;
END PROCESS;

END CPLD;

--*****************

Ma il risultato della simulazione si è verificato problema.Quindi dubito che il mio Max Plus
II problema ha?forse ha problemi di licenza?
Si dice che la versione base di Max Plus II 10,23 Non è possibile utilizzare bi-direzionale di porta?