[b] IL CONTROLLO O DDR SDRAM USO FPGA [/ b]

[TERRYWU3]

Dear All:
Voglio controllare l'uso DRAM FPGA per trasmettere e ricevere i dati del video digitale dal chip video codec. E deve in lettura / scrittura IT.Chi può darmi una man darmi qualche risoluzione
/ Documento o ESEMPI DI FILE IN VHDL ....

GRAZIE DAVVERO ^ _ ^Mia e-mail: terrywu3 (at) yahoo.com

 

[juripero]

Entrambi @ ltera e Xilinx sono note applicative eccellente e gratuito codici VHDL per un controller di memoria DDR.Basta fare una ricerca presso i loro siti.

 

[cube007]

Ciao,

Date un'occhiata a http://www.opencores.org/projects/ per anime controller libero.

di,
cube007