Attuare sintetizzabile Arithmatic decimale in Verilog

[appu1985]

Come implementare arithmatic decimale in Verilog .. che è sintetizzabile

 

[kishore2k4]

Basta usare il normali operatori aritmetici disponibili in Verilog.Se siete appassionati di dettagli di basso livello check-out il libro intitolato "Verilog HDL Synthesis - A Primer pratiche".Si tratta di una risorsa eccellente per Verilog sintetizzabile.Come sempre fare il vostro test proprio con le routine semplici e guardare gli schemi di sintesi RTL per una solida comprensione.

 

[appu1985]

Can u fornire me con il libro.
Stavo facendo con gli operatori normali, ma non era la sintesi

 

[sawaak]

Salve,
controllare il seguente link per il libro

http://www.edaboard.com/viewtopic.php?t=97372&highlight=verilog hdl synthesis practical primergrazie
sawaak

 

[funster]

si può usare " - *" nel codice Verilog,

e DesignWare utilizzare quando la sintesi del progetto.

DC vi aiuterà a realizzarle.appu1985 ha scritto:

Come implementare arithmatic decimale in Verilog .. che è sintetizzabile

 

[echo47]

Hi appu1985,
In un altro messaggio che hai detto "decimale" (un intero) quando in realtà voleva dire "reale" (floating-point).Che vuoi dire qui?