ATSC 8VSB Scrambler / Descrambler Design interrogazioni

J

jgroleau

Guest
Salve.Sono in fase di scrittura di un software scrambler / decodificatore che è ATSC compatibile.La norma A/53 è una breve descrizione di come fare scrambling (Randomizer).Ho scritto il codice che si scramble e decodificare un flusso di dati.Ho fatto alcune ipotesi per la progettazione che vorrei confermare sono ATSC compatibili.Qualsiasi aiuto sarebbe apprezzato verificare la mia ipotesi.

1.Il valore di inizializzazione 0xF180 è spostato nella scrambler MSB primo ed è spostato in uno scrambler po 'alla volta a LSB la scrambler's Load (cioè a 1).Questo significa che il valore iniziale della Scrambler non è 0xF180, ma è il valore ottenuto spostando in la scrambler.

2.Scrambler è spostato prima e poi i maschi sono XOR'd con uscite registro.

3.L'uscita Byte iniziale della Scrambler è XOR'd con il primo byte del segmento di dati.

4.Byte segmento di dati non siano spostate nella scrambler.In altre parole, l'output Scrambler è indipendente dal flusso di dati.

5.Scrambler è spostato una volta per ogni segmento di byte di dati.

Grazie.

 

Welcome to EDABoard.com

Sponsor

Back
Top