ASIC flusso aiutare

L

linuxluo

Guest
Ciao, tutti i
Ora sono embeded progettare un chip da RTL a GDSII.I miei strumenti sono VCS, DC, PT, SE, assura.
Posso alcuni ragazzi mi dicono come sintesi di questi strumenti nel flusso di progettazione in dettaglio?Specialmente nel backend e Floorplan rotta.
ps io sono in grado di utilizzare strumenti.

 
linuxluo ha scritto:

Ciao, tutti i

Ora sono embeded progettare un chip da RTL a GDSII.
I miei strumenti sono VCS, DC, PT, SE, assura.

Posso alcuni ragazzi mi dicono come sintesi di questi strumenti nel flusso di progettazione in dettaglio?
Specialmente nel backend e Floorplan rotta.

ps io sono in grado di utilizzare strumenti.
 
su come segnale mixato flusso di progettazione dei chip?in particolare per quanto riguarda la progettazione soc ..

ntxp

 
SOC è una grande storia, e devo ammettere che non
sono chiare al riguardo.
Maggio alcuni esperti rispondere alla domanda.

 
1.ECS uso o di coesione sociale per la progettazione, adottiamo questo ...
molti di fare questo mio amico ..
2.uso di coesione per generare spezie analogico e digitale hdl cancello livello netlist ..
(se il blocco digitali hanno spezie netlist, si farà anche.)

3.quindi utilizzare per simulare nanosim blocco analogico utilizzando spezie modalità digitale, utilizzando strumenti vcs .. (gli strumenti di comunicazione di ogni altro ..)

speriamo che questo vi aiuterà a rispondere più ....

 
FE Floorplan o gestore di fare Floorplan; IE del posto di blocco; SE P &R;
Arcadia Voltagestorm o per analizzare il potere ferroviario; Celtic per analizzare e diafonia electromigation;

 

Welcome to EDABoard.com

Sponsor

Back
Top