B
Btrend
Guest
C'è sempre differenza tra il limite teorico e pratico nella progettazione IC analogici.
Qualcuno potrebbe darmi qualche figura o di stima per il degrado del delta sigma ADC / DAC da l'ideale (teorico) di calcolo SNR utilizzando l'architettura diversi, come illustrato di seguito?
Ho trovato la stima SNR nel libro di testo:
[Modulator (MOD), Oversampling Ratio (OSR)]
In theorey:
MOD order = 2, OSR = 128 ==> ~ 95dB SNR ==> 15 bit
MOD order = 3, OSR = 128 ==> ~ 120dB SNR ==> 19 bit
Real IC di attuazione:
MOD order = 2, OSR = 128 ==> SNR ~ ---- db ==> - bit
MOD order = 3, OSR = 128 ==> ---- dB SNR ~ ==> - bit
Qualcuno potrebbe darmi qualche figura o di stima per il degrado del delta sigma ADC / DAC da l'ideale (teorico) di calcolo SNR utilizzando l'architettura diversi, come illustrato di seguito?
Ho trovato la stima SNR nel libro di testo:
[Modulator (MOD), Oversampling Ratio (OSR)]
In theorey:
MOD order = 2, OSR = 128 ==> ~ 95dB SNR ==> 15 bit
MOD order = 3, OSR = 128 ==> ~ 120dB SNR ==> 19 bit
Real IC di attuazione:
MOD order = 2, OSR = 128 ==> SNR ~ ---- db ==> - bit
MOD order = 3, OSR = 128 ==> ---- dB SNR ~ ==> - bit