R
Raptor
Guest
Ciao a tutti,
che sto facendo un progetto sulla PLB (processore autobus locale) slave ip interface.i bisogno di aiuto per i seguenti
1.PLB autobus ha un segnale di comprimere i non potrebbe trovare il tipo di algoritmo di compressione è usato.
2.what si è comportata bene in memoria means.its viene custodito l'accesso dei bus PLB.
3.if slave databus è di 64 bit e richiede un maestro di scrittura di un solo byte come è realizzato, perché altri bytes in parola possono essere sovrascritte.
anche se alcuni possono dirmi quello che dovrebbe essere lo standard per i segnali di RAM e fifo che va da ip interfaccia slave di ram e fifo.
qualsiasi riferimento architettura interna sarebbe di grande aiuto.thanx in anticipo
prendersi cura e bye
che sto facendo un progetto sulla PLB (processore autobus locale) slave ip interface.i bisogno di aiuto per i seguenti
1.PLB autobus ha un segnale di comprimere i non potrebbe trovare il tipo di algoritmo di compressione è usato.
2.what si è comportata bene in memoria means.its viene custodito l'accesso dei bus PLB.
3.if slave databus è di 64 bit e richiede un maestro di scrittura di un solo byte come è realizzato, perché altri bytes in parola possono essere sovrascritte.
anche se alcuni possono dirmi quello che dovrebbe essere lo standard per i segnali di RAM e fifo che va da ip interfaccia slave di ram e fifo.
qualsiasi riferimento architettura interna sarebbe di grande aiuto.thanx in anticipo
prendersi cura e bye