Aiuto con Xilinx ISE simulazione errore

[Peter_L]

Ciao.Ho problemi nel corso di una simulazione del mio software.Un allegato screenshot di quello che sto vedendo è indicata durante la simulazione.

Che cosa significano le righe significa rosso a scacchi?Che tipo di errore è questo?Quando faccio un controllo sintattico di un compila tutto bene.Tutte le informazioni che vorrà diventare grande.
Siamo spiacenti, ma è necessario il login per visualizzare questo attaccamento

 

[echo47]

Il simulatore
di 'X' è simile a 'X' valore in Verilog o VHDL.Ciò significa che il segnale
dello stato è sconosciuto.
Seguire la fonte del segnale, e probabilmente troverete uno non inizializzato registro da qualche parte.Questa
è la causa più comune.

A proposito, vi sono la simulazione di hardware, non software.

 

[Peter_L]

Grazie Echo, che fa un sacco di buon senso.I'll give it a provare e vedere come funziona.