Aiuto - anottation sdf utilizzando vcs

[chandhramohan]

Ciao,
Hai bisogno di aiuto per utilizzare annotazione sdf vcs per la simulazione di timing livello cancello. Esiste un UserDefined vcs compito che avrà il file SDF per la progettazione specificato livello superiore.
Grazie per l'aiuto.

per quanto riguarda
Mohan

 

[aji_vlsi]

chandhramohan ha scritto:

Ciao,

Hai bisogno di aiuto per utilizzare annotazione sdf vcs per la simulazione di timing livello cancello. Esiste un compito vcs UserDefined, che avrà il file SDF per la progettazione specificato livello superiore.

Grazie per l'aiuto.per quanto riguarda

Mohan

 

[chandhramohan]

Ciao Aji,
E 'questo ($ sdf_annotate) un compito standard o specifici per ncverilog / Verilog XL.

Grazie
Mohan

 

[z81203]

sdf_annotate $ è una funzione standard di Verilog.tutti i simulatori Verilog può usarlo.comprendono nc (XL), VCS & ModelSim ecc