aiutare ius6.2 per simulazione?

A

aprice

Guest
quando i miei simulare verilog progettazione utilizzando il seguente comando:
ncverilog hello.v

alcuni errori:
ncverilog (64): 06,20-S005: (c) Copyright 1995-2008 Cadence Design Systems, Inc.
file: hello.v
modulo worklib.hello: v
errori: 0, avvertenze: 0
Caching biblioteca 'worklib' .......Fatto
Elaborando la progettazione gerarchia:
Costruire il grado di sovrapposizione tabelle: ....................Fatto
Generazione di codice compilato nativo:
worklib.hello: v <0x3eff1d51>
flussi: 1,
le parole: 476
Caricamento codice compilato nativo: ....................Fatto
Costruire esempio specifiche strutture di dati.
Design gerarchia sintesi:
Istanze Unico
Moduli: 1 1
I primi blocchi: 1 1
Simulazione di tempo: 100ps
Scrittura iniziale simulazione istantanea: worklib.hello: v
ERRORE: non è possibile determinare l'installazione di root.
non può creare arg0 radicata percorso "ncroot"
utilizzando la directory di lavoro corrente o $ PATH

quando uso "Irun hello.v", ha gli stessi errori.

ho impostato la variabile d'ambiente CDS_ROOT a ius62 directory di installazione

 
si è risolto da solo, il motivo è che non imposta il percorso

 

Welcome to EDABoard.com

Sponsor

Back
Top