nanostallmann
New member
Ciao a tutti,
ho una domanda a riguardo di un accuulatore di fase per un DDS che sto implementando sulla ATLYS (Spartan6).
L'accumulatore che ho progettato lavora con una phase_word in ingresso d 18bit e pone in uscita un indirizzo a 10bit per un banco di ROM.
Quando mando in ingresso una phase_word che interviene solo sulla parte intera o solo su quella frazionaria (per esempio parole come 000000001000000000 or 000100000000000000 or 000000000010000000) l'accumulatore genera in uscita valori con incremento costante e pari a il valore imposto dalla parola (per l'esempio riportato su 2 ogni periodi di clock , 64 ogni periodi di clock or 1 ogni 2 periodi di clock per l'esempio appena citato).
Quando mando in ingresso una phase_word che interviene sia sulla parte intera che su quella frazionaria (per esempio 000000000110000000) l'accumulatore pone in uscita una sequenza con un incremento variabile (per l'esempio appena citato una volta con un incremento pari a uno e una volta con un incremento pari a due).
Matematicamente io penso sia corretto ma la questione è:
Quando cambio la fase con un incremento variabile l'onda in uscita non risulterà distorta da spurie generate proprio da questo comportamento???
Per chiarezza allego degli screen-shoots ( diversi dagl'esempi riportati su):
Io penso che una soluzione potrebbe essere interpolare i valori di uscita.... la vostra opinione???
Grazie
ho una domanda a riguardo di un accuulatore di fase per un DDS che sto implementando sulla ATLYS (Spartan6).
L'accumulatore che ho progettato lavora con una phase_word in ingresso d 18bit e pone in uscita un indirizzo a 10bit per un banco di ROM.
Quando mando in ingresso una phase_word che interviene solo sulla parte intera o solo su quella frazionaria (per esempio parole come 000000001000000000 or 000100000000000000 or 000000000010000000) l'accumulatore genera in uscita valori con incremento costante e pari a il valore imposto dalla parola (per l'esempio riportato su 2 ogni periodi di clock , 64 ogni periodi di clock or 1 ogni 2 periodi di clock per l'esempio appena citato).
Quando mando in ingresso una phase_word che interviene sia sulla parte intera che su quella frazionaria (per esempio 000000000110000000) l'accumulatore pone in uscita una sequenza con un incremento variabile (per l'esempio appena citato una volta con un incremento pari a uno e una volta con un incremento pari a due).
Matematicamente io penso sia corretto ma la questione è:
Quando cambio la fase con un incremento variabile l'onda in uscita non risulterà distorta da spurie generate proprio da questo comportamento???
Per chiarezza allego degli screen-shoots ( diversi dagl'esempi riportati su):
Io penso che una soluzione potrebbe essere interpolare i valori di uscita.... la vostra opinione???
Grazie
