A zero strana arriva in compensazione Miller Enhanced LDO

C

ckseu

Guest
<img src="http://images.elektroda.net/85_1199669958_thumb.jpg" border="0" alt="A strange zero comes at Enhanced miller compensation LDO" title="A zero strana arriva in compensazione Miller Enhanced LDO"/> <img src="http://images.elektroda.net/42_1199669716.jpg" border="0" alt="A strange zero comes at Enhanced miller compensation LDO" title="A zero strana arriva in compensazione Miller Enhanced LDO"/>
Questa struttura è costruita seguire le Rincon-Mora Enhanced Miller Metodo di compensazione
Nel suo articolo, la struttura può tirare due poli, per quanto possibile.Questo ciclo può essere compensata in modo stabile, ma non vi è uno zero 2.165e =- 02, che posso trovare t dove viene forma.Sembra troppo basso.CC2 non hanno alcun effetto di questo zero.CC1 = 10pF.
Spero di ottenere aiuto dalla famiglia di EDAboard.Qualsiasi dettaglio che si desidera conoscere il circuito si rivolga a me.
Grazie!
Ci sono due documenti possono essere di aiuto:
Attiva condensatore moltiplicatore Miller-compensato circuiti:
http://www.edaboard.com/viewtopic.php?p=309571 # 309571
Feedback loop Dual-per un veloce regolatori LDO
[/ img] [/ b]
Ci dispiace, ma è necessario il login per visitare questo allegato

 
Ciao ckseu,

Lo zero causati da CC1, credo, si tradurrebbe in RHP zero perché fornisce un percorso verso l'uscita che si trova di fronte in fase con il percorso di guadagno attraverso: M4, M9 e M0.Lo zero che si sta vedendo l'aspetto di una LHP zero che è probabilmente dando impulso di fase (e del margine di fase di aumento).Cosa ne pensi lo zero formata a causa della ESR del cappuccio al carico?

-Transbrother

 
Hi transbrother:
Grazie per il vostro aiuto!
E 'giusto che lo zero hanno rapporto con il CC1, perché una volta ho scollegare questo ciclo il phasemargin è davvero basso.
Ma perché la CC1 è 10pF solo, non riesco a spiegare perché lo zero è a bassa frequenza.
M3 è diodi collegati in modo resistenza di uscita è piccolo, non appare capabilty di informare lo zero!
per ESR, una volta ho cambiato il valore di Cload e Resr, il cambiamento zero un po
', ma ancora soggiornare in frequecy nelle vicinanze.
Many thanks!

 
Potrebbe anche inserire i tuoi Bode trama?
A volte è fonte di confusione per vedere solo i numeri senza grafici e senza la conoscenza di ciò che la frequenza di guadagno unitario è.

Sono d'accordo che la rimozione CC1 abbasserà il tuo margine di fase, perché non si sarà trovato molto scissione pole.Tuttavia, penso anche che lo zero formata a causa di CC1 non ti dà un aumento del margine di fase perché assomiglia ad uno zero a destra pialla a mano.

1.Sei sicuro che l'induttore e dei valori della PAC sono così alti che ruolo svolgono dont l'analisi ciclo?
2.Quando si misura il margine di fase e il ciclo, sono io ragione a pensare che stai cercando il punto di feedback.vale a dire l'altra faccia della induttore di collegamento alla resistenza?
3.Hai provato a rimuovere la ESR tutto, quindi non c'è nulla che agiscono dal carico?
4.E la RHP zero a causa della Cgd del dispositivo di output?Spero che queste domande di aiuto.

-TransB

 
Cari transB:
Grazie ancora per il vostro aiuto, ho confermato per il tuo Q1 e Q2
E non riesco a trovare un RHP dal p / z mappatura ho postato
per il Q3, esso ha effetto a zero, camicia lo zero su un solo decennio, variando la resr da 10m ~ 1 ohm, quindi penso che non è il fattore di dominio per formare lo zero.

Un'altra brutta notizia che voglio dirvi, il circuito oscillerà sui -40 C '~ 0 "C in prova. Esso può essere verificato uno imagnary poli di coppia, dopo avere unità di banda, e rendere la fase di decesso velocemente.
essa non può essere un buon metodo per il risarcimento un LDO.

Con i migliori saluti
ck_seu (at) yahoo.com.cnAggiunto dopo 2 minuti:Cari transB:
Grazie ancora per il vostro aiuto, ho confermato per il tuo Q1 e Q2
E non riesco a trovare un RHP dal p / z mappatura ho postato
per il Q3, esso ha effetto a zero, camicia lo zero su un solo decennio, variando la resr da 10m ~ 1 ohm, quindi penso che non è il fattore di dominio per formare lo zero.

Un'altra brutta notizia che voglio dirvi, il circuito oscillerà sui -40 C '~ 0 "C in prova. Esso può essere verificato uno imagnary poli di coppia, dopo avere unità di banda, e rendere la fase di decesso velocemente.
essa non può essere un buon metodo per il risarcimento un LDO.

Con i migliori saluti
ck_seu (at) yahoo.com.cn

 
HI ckseu
Ho sempre lo stesso problema con voi.
e ho trovato questo zero è formata da Cgd dell'elemento pass (uno pmost grande nel mio circuito). Possa il vostro zero è essere costituiti anche da this.Because l'elemento passo è grande, Cgd non può essere trascurato.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top