S
seeya
Guest
Quando i progettisti discutere i problemi di integrazione in un sistema-on-chip,
in genere si inizia a parlare di logica funzionale complesso blocchi, core del processore, la memoria di centinaia di casi e simili.In caso di I / O viene discusso a tutti, di solito come un ripensamento.Tale polarizzazione può avere i suoi svantaggi, soprattutto se l'I / O topologia non è ponderata attentamente durante piano di programmazione, o se l'impatto del tappetino anello del potere di distribuzione e di consumo non è stato previsto.
Ma quando il SoC in questione è un passaggio ad alta larghezza di banda di chip, la banda passante totale di richieste di I / O dei cuscinetti può essere enorme.L'I / O blocchi possono essere le più importanti proprietà intellettuale esterni nella progettazione, e tutto può dipendere il successo della loro integrazione su chip.
Questo è stato sicuramente il caso in cui il prodotto Internet Macchine SE200 passare chip.Il dispositivo è un RAM-based 64-da-64-porto nonblocking Traversa, che trattano i dati aggregati di velocità fino a 200 Gbits / secondo.Per fare questo, il dispositivo necessita di 64 casi di una 3-Gbit / s di porta I / O.
IM licenza con una serie di cellule integrante serializer / deserializer (serdes) da Rambus Inc. Questo risolto il problema immediato della pin-elettronica, ma è stato solo l'inizio del processo di integrazione.
Una volta che il periodo è stato concesso in licenza, una serie di questioni devono essere affrontate in parallelo.A queste velocità, uno schema che ha permesso al flusso di dati tra l'unità I / O di collegamento delle cellule e le cellule di stampo chiaramente essenziale.Essa potrebbe essere meno evidente che questo flusso del segnale non ha inizio e di fine sulla morte: L'intero percorso, compreso il circuito di bordo, urti, pacchetto e morire, deve essere modellata per assicurare l'integrità dei dati.
"Piano di programmazione è stato un grave problema", ha dichiarato il direttore di sviluppo ASIC Todd Khacherian."Abbiamo avuto luogo a 16 Rambus macro sul morire, ma lascia spazio per la logica di accompagnamento, il passaggio in tessuto e gli altri I / O. E abbiamo dovuto determinare un urto di configurazione che forniscono adeguate spaziatura pin per il segnale. E 'necessario piuttosto a pochi iterazioni per ottenere il morire, pacchetto bordo e layout per lavorare tutti insieme per soddisfare i requisiti di tali segnali. "
Né è stato l'unico segnale di routing problema a livello del piano terra.Potenza e terra dovevano essere fornite per le macro, portando a problemi di quanti colpi sarebbero necessarie (una questione che ha coinvolto corrente stimato profili, pacchetto di bordo e induttanza), dove l'irregolarità deve essere posto (che ovviamente influenzato il segnale di collocamento questione) e di quanto sarebbe necessario disaccoppiamento.Per potere di routing, il team di progettazione ha optato per i grandi Overkill, solo per essere sicuro.
Per dare la squadra più leva in
quest'ultimo settore, IM dispiegato un paio di armi.Uno era quello di utilizzare la capacità intrinseca del pacchetto-nemico di integrità del segnale per fornire la fornitura disaccoppiamento.L'altro era quello di sviluppare una consuetudine disaccoppiamento condensatori cella utilizzata metallo-1 per formare un modesto valore condensatore.Tali cellule sono stati stabiliti in gran parte della restante spazio dopo la logica cellule era stato posto, infine copre una grande parte della superficie totale di morire e di fornire un po 'di aiuto con il disaccoppiamento problema.
Chiudi gli occhi su l'orologioUn altro grave problema per qualsiasi tipo di sincronizzazione di I / O macro a queste velocità di clock è di routing.Non solo ci sono le questioni di disallineamento evidente, ma la Rambus cellule di nuovo, come ogni cella con un senso molto veloce-serdes è molto stretti specifiche in materia di orologio di riferimento jitter."Questo orologio fatto davvero un grande distribuzione affrontare",
ha osservato IM Vice President of Engineering Chris Haywood.
L'attenzione sembra avere dato i suoi frutti, in base al progettista senior hardware Tim Bakken."I primi risultati in laboratorio su jitter e la fornitura di rumore guardare bene. E la via, la nitida strumenti possiamo ottenere oggi per caratterizzare jitter sono molto utili".
Infine, la progettazione
dello status una delle prime applicazioni di fonderia Taiwan Semiconductor Manufacturing Co. 's 130-nanometri LV basso k processo previsto alcuni momenti interessanti."La logica di base necessarie velocità di questo processo", ha detto Haywood."Ma siamo stati abbastanza presto [su di esso] che alcuni dei modelli di fonderia Spice non erano maturi, e la cella Rambus non aveva mai visto di lavoro in questo processo di silicio prima. Abbiamo controllato tutto doppio e ha finito per costruire in partite di margine quando abbiamo potrebbe non essere sicuro. "
Il basso opzione-k dimostrato una questione di due tipi.Sul lato positivo, è aggiunto margine previsto per l'instradamento dei pacchetti ad alta velocità del segnale Rambus tracce tra le cellule e le cellule hanno parlato di.D'altro canto, vi sono state le domande circa l'affidabilità bassa-k materiale su un dado grande come la SE200."Siamo stati spingendo le cose, allora," Khacherian detto.
La combinazione di cura, overdesign, puliti tempi di Rambus e Magma calendario macro-driven e via sembrano aver fatto il lavoro, poiché la SE200 è buona in laboratorio.Il chip rappresenta un esempio che a volte una porzione significativa del disegno compito è destinata ad andare in I / O.
in genere si inizia a parlare di logica funzionale complesso blocchi, core del processore, la memoria di centinaia di casi e simili.In caso di I / O viene discusso a tutti, di solito come un ripensamento.Tale polarizzazione può avere i suoi svantaggi, soprattutto se l'I / O topologia non è ponderata attentamente durante piano di programmazione, o se l'impatto del tappetino anello del potere di distribuzione e di consumo non è stato previsto.
Ma quando il SoC in questione è un passaggio ad alta larghezza di banda di chip, la banda passante totale di richieste di I / O dei cuscinetti può essere enorme.L'I / O blocchi possono essere le più importanti proprietà intellettuale esterni nella progettazione, e tutto può dipendere il successo della loro integrazione su chip.
Questo è stato sicuramente il caso in cui il prodotto Internet Macchine SE200 passare chip.Il dispositivo è un RAM-based 64-da-64-porto nonblocking Traversa, che trattano i dati aggregati di velocità fino a 200 Gbits / secondo.Per fare questo, il dispositivo necessita di 64 casi di una 3-Gbit / s di porta I / O.
IM licenza con una serie di cellule integrante serializer / deserializer (serdes) da Rambus Inc. Questo risolto il problema immediato della pin-elettronica, ma è stato solo l'inizio del processo di integrazione.
Una volta che il periodo è stato concesso in licenza, una serie di questioni devono essere affrontate in parallelo.A queste velocità, uno schema che ha permesso al flusso di dati tra l'unità I / O di collegamento delle cellule e le cellule di stampo chiaramente essenziale.Essa potrebbe essere meno evidente che questo flusso del segnale non ha inizio e di fine sulla morte: L'intero percorso, compreso il circuito di bordo, urti, pacchetto e morire, deve essere modellata per assicurare l'integrità dei dati.
"Piano di programmazione è stato un grave problema", ha dichiarato il direttore di sviluppo ASIC Todd Khacherian."Abbiamo avuto luogo a 16 Rambus macro sul morire, ma lascia spazio per la logica di accompagnamento, il passaggio in tessuto e gli altri I / O. E abbiamo dovuto determinare un urto di configurazione che forniscono adeguate spaziatura pin per il segnale. E 'necessario piuttosto a pochi iterazioni per ottenere il morire, pacchetto bordo e layout per lavorare tutti insieme per soddisfare i requisiti di tali segnali. "
Né è stato l'unico segnale di routing problema a livello del piano terra.Potenza e terra dovevano essere fornite per le macro, portando a problemi di quanti colpi sarebbero necessarie (una questione che ha coinvolto corrente stimato profili, pacchetto di bordo e induttanza), dove l'irregolarità deve essere posto (che ovviamente influenzato il segnale di collocamento questione) e di quanto sarebbe necessario disaccoppiamento.Per potere di routing, il team di progettazione ha optato per i grandi Overkill, solo per essere sicuro.
Per dare la squadra più leva in
quest'ultimo settore, IM dispiegato un paio di armi.Uno era quello di utilizzare la capacità intrinseca del pacchetto-nemico di integrità del segnale per fornire la fornitura disaccoppiamento.L'altro era quello di sviluppare una consuetudine disaccoppiamento condensatori cella utilizzata metallo-1 per formare un modesto valore condensatore.Tali cellule sono stati stabiliti in gran parte della restante spazio dopo la logica cellule era stato posto, infine copre una grande parte della superficie totale di morire e di fornire un po 'di aiuto con il disaccoppiamento problema.
Chiudi gli occhi su l'orologioUn altro grave problema per qualsiasi tipo di sincronizzazione di I / O macro a queste velocità di clock è di routing.Non solo ci sono le questioni di disallineamento evidente, ma la Rambus cellule di nuovo, come ogni cella con un senso molto veloce-serdes è molto stretti specifiche in materia di orologio di riferimento jitter."Questo orologio fatto davvero un grande distribuzione affrontare",
ha osservato IM Vice President of Engineering Chris Haywood.
L'attenzione sembra avere dato i suoi frutti, in base al progettista senior hardware Tim Bakken."I primi risultati in laboratorio su jitter e la fornitura di rumore guardare bene. E la via, la nitida strumenti possiamo ottenere oggi per caratterizzare jitter sono molto utili".
Infine, la progettazione
dello status una delle prime applicazioni di fonderia Taiwan Semiconductor Manufacturing Co. 's 130-nanometri LV basso k processo previsto alcuni momenti interessanti."La logica di base necessarie velocità di questo processo", ha detto Haywood."Ma siamo stati abbastanza presto [su di esso] che alcuni dei modelli di fonderia Spice non erano maturi, e la cella Rambus non aveva mai visto di lavoro in questo processo di silicio prima. Abbiamo controllato tutto doppio e ha finito per costruire in partite di margine quando abbiamo potrebbe non essere sicuro. "
Il basso opzione-k dimostrato una questione di due tipi.Sul lato positivo, è aggiunto margine previsto per l'instradamento dei pacchetti ad alta velocità del segnale Rambus tracce tra le cellule e le cellule hanno parlato di.D'altro canto, vi sono state le domande circa l'affidabilità bassa-k materiale su un dado grande come la SE200."Siamo stati spingendo le cose, allora," Khacherian detto.
La combinazione di cura, overdesign, puliti tempi di Rambus e Magma calendario macro-driven e via sembrano aver fatto il lavoro, poiché la SE200 è buona in laboratorio.Il chip rappresenta un esempio che a volte una porzione significativa del disegno compito è destinata ad andare in I / O.