65 nm di dispersione Problem

[master_picengineer]

Ciao a tutti,
Come ridurre l'effetto delle perdite in 65 dispositivi nm?
Grazie per le vostre risposte.

 

[research235]

utilizzare tecniche di bassa potenza come il potere di interruzione del segnale ..

Suresh

 

[vak]

Uso Multi librerie VT per il vostro progetto per ridurre la dispersione energetica.

 

[master_picengineer]

Grazie a tutti,
@ Vak
Qualcuno potrebbe spiegare che cosa è Multi VT Libs e come possono contribuire a ridurre le perdite?

 

[rania_hassan]

AA,
è possibile utilizzare i dispositivi ad alta V come dispositivi di I / O in alcuni blocchi critici come la pompa di carica e MOS caps disaccoppiamento.ma si perde la velocità.
la perdita è unica preoccupazione quando il MOS è spento così testare il vostro power down mode e cercare di tagliare il percorso di fuoriuscita dal dispositivo ad alta V in serie con il dispositivo a basso V
Spero venuto a punto
con i migliori saluti,
Rania

 

[onlymusic16]

L'uso della tecnologia MTCMOS

 

[master_picengineer]

Salve,
Si può onlymusic16 enumerare le avantages di questa tecnologia?

 

[archillios]

salve,
avete qualche scelta in 65 nm epoca, come MTCMOS grossolani, Variable-Soglia CMOS, tradizionali e multi-VT delle tecniche di progettazione CMOS.

si riferiscono a questo libro in questo forum:
"Low-Power CMOS__ Circuiti [1] [1] .. Technology_ Logic Design e CAD Tools"
desiderano aiutare ~ ~ ~

 

[pratap_v]

Utilizzo multi biblioteche vt.Cellule Low vt può essere utilizzato in percorsi più critiche e ad alta cellule vt per i percorsi positivi Slack.

 

[Vamsi Mocherla]

Ancora più importante, la perdita (statico) è a carico del VGS sul cancello e anche l'area del dispositivo.Così, il design con uno spazio più piccolo e uno più piccolo VGS.Nel caso in cui si utilizza un transistor che prende la logica 1 e 0 logico, quindi utilizzare un dispositivo più VTH.Velocità, come già detto in precedenza è un problema.

Multi dispositivi VT si trovano in ogni fonderia per la tecnologia a 65 nm.Si prega di esaminare i risultati fab per individuare le perdite e l'uso dei dispositivi.

 

[sekapr]

multi-VT e gating potere è la tecnica ampiamente utilizzata

 

[onlymusic16]

master_picengineer ha scritto:

Salve,

Si può onlymusic16 enumerare le avantages di questa tecnologia?

 

[iwpia50s]

... e se non si dispone di una biblioteca ad alta VT, abbassare la temperatura di esercizio.

 

[wjccentury]

master_picengineer ha scritto:

Ciao a tutti,

Come ridurre l'effetto delle perdite in 65 dispositivi nm?

Grazie per le vostre risposte.

 

[master_picengineer]

Salve,
Grazie a tutti per le vostre risposte.Avete dato da soluzioni di Nizza.
@ wjccentury
Potrebbe elaborare cosa si intende per gestione del sistema di potere e Floating prevenire circuito?
Grazie in anticipo.

 

[Carna]

C'è un libro da Synopsys ARM parlare di questo problema, il suo nome è "LPPM"

 

[rain_181914]

Penso che si potrebbe provare ad aggiungere un blocco nonsaliside

 

[master_picengineer]

Carna ha scritto:

C'è un libro da Synopsys ARM parlare di questo problema, il suo nome è "LPPM"

 

[Hards]

Si prega di passare attraverso questo doc
Ci dispiace, ma è necessario il login per visitare questo allegato

 

[hrushitha]

Ciao a tutti,
discussioni sono state buone.
chiunque può elaborare questa
"Ancora più importante, la perdita (statico) è a carico del VGS sul cancello e anche l'area del dispositivo. Così, il design con una superficie inferiore e uno più piccolo VGS. Nel caso in cui si utilizza un transistor che prende la logica e la logica 1 0, quindi utilizzare un dispositivo più VTH. "

grazie