5V limitatore di tensione

[urousseau]

Ciao,

Sto progettando un consiglio di FPGA con un 5 V a 15 V DC input specifica.Per essere chiari, stiamo usando 5V e 12V wallplug con il connettore DC stesso Jack
Da questo ingresso, sto usando convertitore DC / DC e per creare LDO 1.1V, 1.5V, 1.8V, 2.5V e 3.3V.
Ma c'è un problema relativo agli impianti di bordo 5V generazione: mi aspetto un modo per limite la tensione a 5V quando si utilizza un wallplug 12V AC
/ DC e di ignorare che senza di abbandono quando si utilizza 5V wallplug ACDC.
Mi potete aiutare?

 

[FVM]

Alcuni LDO hanno una capacità di ingresso di 20V e qualche 100 mV droput solo (ad esempio da LT1963 Linear), che potrebbe essere utilizzata come una soluzione facile e completamente protetta.

 

[urousseau]

È possibile utilizzare 2 LDO in / / per ottenere 3A uscita?

 

[FVM]

Probabilmente ottenere una distribuzione ineguale e instabile in corso, di solito le resistenze della serie in uscita sono suggeriti quando in parallelo regolatori di tensione.

Come su un LT1764 3A regolatore?Ma la capacità di gestione termica può essere un problema.

Per la dissipazione di potenza minima, un convertitore buck-con un interruttore supplementare shunt controllata sarebbe probabilmente una soluzione migliore.Purtroppo, la maggior parte integrati convertitori buck-hanno il dovere-di limitazione del ciclo a causa di MOSFET impulso circuito di circa il 90% in-time.