50Hz ~ 2MHz generatore di clock?

[sanJerry2004]

Qualcuno può darmi l'introduzione di 50Hz ~ 2MHz chip generatore di clock?Fase 1 Hz.
Nel mio disegno originale BERT, vogliono il tasso di modello di dati da 50Hz a 2Mhz continua regolata, e la risoluzione 1 Hz.

 

[echo47]

Un DDS avrebbe funzionato bene.Forse queste discussioni simili vi aiuterà a:
http://www.edaboard.com/viewtopic.php?t=147068
http://www.edaboard.com/viewtopic.php?t=152927

 

[sanJerry2004]

It, TKS.Sapevo anche il chip DDS può farlo.BTW, possiamo realizzare la funzione in FPGA.eventuali osservazioni, pls.

 

[echo47]

È possibile implementare le parti digitale di un DDS in un FPGA, ma non le parti analogici come il DAC, filtrare e di confronto.