cincailo
Iscritto il: 14 febbraio 2009
Messaggi: 9
|  18 agosto 2009 15:00 Edge Trigger JK Flip Flop | | |
|
| | Come so che JK flip flop è quello di evitare il caso ambigua in SR (NAND latch), dove S = R = 1 è ambigua. Ma non riesco a vedere dal circuito interno per JK flip flop che si possa evitare casi ambigui, quando J = K = 1. Sembra che anche bisogno di dipendere che è un feedback inizio Q o! Q, allora solo otterrà l'output toggle. Che cosa succede quando J = K = 1, se inizialmente Q = 1 e! Q = 0? |
|
akshay_d_2006
Iscritto il: 31 luglio 2009
Messaggi: 26
Aiutato: 7
Location: Mumbai
| | 18 agosto 2009 17:01 Re: Edge Trigger JK Flip Flop | | |
|
| Hi cincailo,
NOTA: più si guarda in flip flop più confusione si diventa.
Anche se, questo è abbastanza facile.
Lo schema di base di un flip flop JK è come mostrato.
Quindi, quando J = K = 1 e
Q = 1 e! Q = 0>> [condizione Set]
allora,
il basso e porta ha 1 cioè attivato.
anche k = 1
quindi un impulso di reset viene applicato.
Nel frattempo, dal momento! Q è uguale a 0
La parte superiore e porta è disabilitata.
Quindi 0 è passato a ingresso S.
Quindi S = 0 e R = 1
Così O / P è che un reset RS F / F
ossia Q = 0 e! Q = 1>> [condizione Reset]
Così è cambiato da SET per RESET condizione. Quindi è stato chiamato come interruttore. quando entrambi i j = k = 1.
Provare il contrario. j = k = 1 e Q = 0 e! Q = 1
 |
|
