Regole | Recenti | argomento RSS | Ricerca | Registrati | Entra

Orologio generazione con JK flip flop



Post new topic Reply to topic EDAboard.com Indice del forum -> Analog Circuit Design -> Orologio generazione con JK flip flop
Versione araba Versione bulgara Versione catalana Versione ceca Versione danese Versione tedesca Versione greca Versione in lingua inglese Versione spagnola Versione finlandese Versione francese Hindi versione Versione croata Indonesiano versione Versione italiana Ebraico versione Versione giapponese Versione coreana Versione lituana Versione lettone Versione in lingua olandese Versione norvegese Versione polacca Versione portoghese Versione rumena Versione russa Versione slovacca Versione slovena Serbo versione Versione svedese Tagalog versione Ucraino versione Versione vietnamita Versione cinese
Autore Messaggio
robismyname



Iscritto il: 17 gennaio 2008
Interventi: 105
Contribuito: 2
Posizione: Central Florida


Post 28 mag 2009 18:47 generazione Orologio con JK flip flop
Sono utilizzando uno TCXO 26 MHz con un lungo JK flip flop 13MHz per generare un orologio che è necessario per un altro IC. La mia domanda è su quello che il pin di JK Flip Flop faccio a collegare il 26 MHz TCXO? Orologio, J o K?

Siamo spiacenti, ma è necessario il login per visualizzare questo attaccamento
Torna a inizio pagina
trekkytekky



Iscritto il: 04 aprile 2009
Interventi: 58
Contribuito: 5
Luogo: Perth


Post 29 mag 2009 14:09 generazione Orologio con JK flip flop
Se il tuo utilizzo di questo IC (SN74/54LS107), quindi collegare il oscillatore per l'orologio pin e cravatta J, K e chiaro (CLR) alta. l'output passare il calo bordo (dividere per 2)
Torna a inizio pagina
robismyname



Iscritto il: 17 gennaio 2008
Interventi: 105
Contribuito: 2
Posizione: Central Florida


Post 31 mag 2009 18:18 Re: Orologio generazione con JK flip flop
trekkytekky ha scritto:
Se il tuo utilizzo di questo IC (SN74/54LS107), quindi collegare il oscillatore per l'orologio pin e cravatta J, K e chiaro (CLR) alta. l'output passare il calo bordo (dividere per 2)


si collega J, K e chiaro (CLR) a VCC essere abbastanza buona?
Torna a inizio pagina
trekkytekky



Iscritto il: 04 aprile 2009
Interventi: 58
Contribuito: 5
Luogo: Perth


Post 31 mag 2009 18:50 generazione Orologio con JK flip flop
Collegamento a Vcc sarebbe bene, che farà gli ingressi alti. Basta essere consapevoli del fatto che il 107 ha una durata minima di clock di bassa 47nS e un massimo di frequenza da 30MHz il datasheet da te pubblicato. Così il vostro TCXO possono essere veloce a seconda che il ciclo della sua produzione. Unico modo per sapere per certo è quello di provare e vedere. Se non funziona l'uscita del flip flop sarà un duty cycle 50%, a prescindere dal ciclo di ingresso.
Torna a inizio pagina
Post new topic Reply to topic EDAboard.com Indice del forum -> Analog Circuit Design -> Orologio generazione con JK flip flop
Pagina 1 di 1 Tutti gli orari sono GMT 2 ore


Abuso | | Administrator | | Moderatori | | Aiutaci | | Mappa del sito
topic RSS