| Autore | Messaggio |
|---|
ushisna
Iscritto il: 06 agosto 2008
Interventi: 9
|  19 agosto 2008 13:37 sincroni e asincroni | | |
|
| | qual è la differenza tra sincrono e asincrono SRAM? |
|
| Torna a inizio pagina | |
 |
ckshivaram
Iscritto il: 21 aprile 2008
Interventi: 331
Contribuito: 23
Località: India
| | 20 agosto 2008 2:59 Re: sincroni e asincroni | | |
|
| 1. Sincroni e asincroni riferimento al fatto che il SRAM moduli hanno le loro comunicazioni sincronizzati in modo che corrisponda al processore (in modo sincrono = "siamo in sintonia con il processore", in modo asincrono = "non siamo in sintonia con il processore").
"asincrono" SRAM può attendere introdurre afferma in trasferimenti di dati.
2. SRAM può essere sincrono o asincrono. SRAM asincroni non dipende dalla frequenza di clock della CPU, mentre SRAM sincrona si sincronizza con la velocità di clock della CPU.
3.Synchronous memoria del design, offre numerosi vantaggi rispetto
memoria asincrona di progettazione. Semplificare la tempistica requisiti consentire
sincroni di memoria per funzionare a frequenze molto più elevate, con conseguente
larghezza di banda di memoria superiore. Sincroni operazione non è soggetta ad errori
perché i segnali sono registrati su orologio bordi, semplificando la progettazione
processo. Una scrittura consentire circuito di controllo non è necessaria perché la memoria
blocco di controllo di scrittura strobo generazione, sul risparmio e l'utilizzo delle risorse
semplificare la progettazione. Inoltre, consuma memoria sincroni
po 'di potenza in modalità standby.
Asynchronous memoria che richiede che si crea un
scrivere consentire il controllo del circuito di generare un impulso di scrivere ogni volta che un
operazione si verifica. Si deve considerare scrivere l'indirizzo di impostazione e tempo di
e dati di configurazione e tenere il tempo e l'aumento del margine di cui scrivere
consentire impulso. La scrittura deve consentire passare su ogni operazione di scrittura, come
l'indirizzo non può cambiare, mentre la scrittura consentire è attiva. |
|
| Torna a inizio pagina | |
|
insrusingh
Iscritto il: 08 luglio 2008
Interventi: 16
| | 20 agosto 2008 6:21 sincroni e asincroni | | |
|
| | Sincrono significa che vi è sempre l'orologio in modo areference dati vengono campionati addressss e solo su l'aumento e il calo dei margini della clocks.When parliamo del circuito asincrono fa campione in aumento e la diminuzione edge.obviosly asnchronous sono più veloce di circuiti sincroni. |
|
| Torna a inizio pagina | |
|
ushisna
Iscritto il: 06 agosto 2008
Interventi: 9
| | 21 agosto 2008 8:49 Re: sincroni e asincroni | | |
|
| Una scrittura consentire il controllo del circuito? potrebbe fatemelo capire questo point.I non poteva ottenere esattamente questo termine? si può spiegare brevemente?  |
|
| Torna a inizio pagina | |
|
ckshivaram
Iscritto il: 21 aprile 2008
Interventi: 331
Contribuito: 23
Località: India
| | 21 agosto 2008 9:20 Re: sincroni e asincroni | | |
|
| Un circuito programmabile è utilizzato per modificare il segnale di scrittura utilizzata da consentire RAM statiche nella cache basati su sistemi di personal computer. Più specificamente, il circuito programmabile è utilizzato per ritardare o non ritardare il bordo di attivare la cache di scrittura (CWE) segnali di cache basati su personal computer, sistemi per permettere così al sistema di ospitare una pluralità di dispositivi a microprocessore.
Un sincrono SRAM SRAM comprendente un nucleo con un array di memoria di una pluralità di byte, con una pluralità di byte scrivere i driver, dopo aver senso amplificatori, e dopo aver di I / O buffer; una pluralità di registri byte scrivere rispettivamente collegato al scrivere i driver, il byte scrivere selettivamente l'attivazione di registri corrispondenti byte scrivere i driver per inserire dati nella memoria array durante una operazione di scrittura, una pluralità di fattori dati organizzati in byte, un byte di scrittura consentono di ingresso, una pluralità di byte ingressi scrivere e scrivere byte consentire il collegamento dei circuiti byte ingressi scrivere e scrivere il byte di ingresso per consentire il byte scrivere registri e selettivo causando singoli byte di input dei dati da scrivere in SRAM fondamentali quando un livello predeterminato affermato logica è presente sul scrivere il byte di ingresso e di consentire anche a seconda della affermato logica a livello dei singoli byte scrivere ingressi.
Se non si prega di fare capire come back. Penso che la prima parte è semplice e facile da capire. |
|
| Torna a inizio pagina | |
|
