Electronics Forum

Regole | Recenti | RSS topic | Ricerca | Registrati | Entra

perché abbiamo bisogno di transtion clock (edge triggering) per flip-flop


Post new topic Reply to topic EDAboard.com Indice del forum -> ASIC Design Metodologie & Strumenti (Digital) -> Perché abbiamo bisogno di transtion clock (edge triggering) per flip-flop
Autore Messaggio
venkatesankalidass



Iscritto il: 14 giugno 2007
Messaggi: 30
Ha aiutato: 1


Post 19 dicembre 2007 11:20

Perché abbiamo sempre applicare trigger per flip flop


Ciao ragazzi,
perché abbiamo bisogno di transtion clock (sia caduta o aumento) per la progettazione di flip-flop
Torna indietro
lordsathish



Iscritto il: 11 febbraio 2006
Messaggi: 268
Ha aiutato: 28
Location: Asia


Post 19 dicembre 2007 11:51

attivazione del flip flop


circuiti sequenziali sincroni necessità di ... CKT async sine hanno un certo numero di problemi come la rece condizioni ckts sincronizzazione sono preffered su di loro ... di questo bordo sincrono operazione-trigger è usato ...
Torna indietro
deepu_s_s



Iscritto il: 24 marzo 2007
Messaggi: 329
Ha aiutato: 13


Post 19 dicembre 2007 15:44

attivazione del flip-flop


questa è la differenza fondamentale tra un flip flop e un fermo.

flops sono fermi livello sensibili e flip bordo sono sensibili.

Questo rende il contenuto ad essere stabile per tutto il clock in infradito

Corect se mi sono sbagliato
Torna indietro
Google
AdSense
Google Adsense




Post 19 dicembre 2007 15:44

Annunci




Torna indietro
ericyuan



Iscritto: 08 Mar 2006
Messaggi: 37
Ha aiutato: 1


Post 20 dicembre 2007 5:26

attivazione del flip-flop


sincrono allo stesso tempo, tutti i flip-flop sarà triged
Torna indietro
Scott_st



Iscritto il: 30 dicembre 2007
Messaggi: 2
Ha aiutato: 1


Post 30 dicembre 2007 9:17

perché abbiamo bisogno di orologi?


Ciao, l hanno utilizzato lo strumento cadenza, ma Synopsys utilizzati. l tenterà
Torna indietro
kanagavel_docs



Iscritto il: 18 agosto 2007
Messaggi: 40
Ha aiutato: 7


Post 31 dicembre 2007 4:59

che cosa è la necessità di clock a flip-flop


Salve,

Se non si stanno usando i bordi, ogni volta che il valore di input output varia anche cambiare accrdingly. A causa di questo avremo valori errati prima di stabilirsi in valore reale. Renderà il passaggio inutili e perdite di potenza. Quindi stiamo restringendo la finestra di campionamento e di consentire la stalla di input. È per questo che stiamo utilizzando i bordi.

Saluti,
Kanags
Torna indietro
haveidea



Iscritto il: 24 agosto 2006
Messaggi: 4
Ha aiutato: 1


Post 02 Jan 2008 2:20

triggering flip flop


In primo luogo abbiamo bisogno di alcune cellule di conservare i dati. Ciò significa che abbiamo bisogno di più di logica combinabtion.
Credo bordo utilizzo forse l'unico modo per catturare i dati, anche per latch.
Torna indietro
santuvlsi



Iscritto il: 19 agosto 2007
Messaggi: 71
Ha aiutato: 3


Post 02 Jan 2008 7:06

attivazione di di flipflop


Caro amico,

Per memorizzare i dati, dobbiamo bordo limite, sia sul fronte positivo o neative.

solo così sarà comprensibile a quali dati sono memorizzati nel corso di tale vantaggio particolare. principalmente ai dati sincroni e clock per ottenere i dati memorizzati

se livello senstive passa solo i dati di I / P di O / P fino a che reamins alto.

Santu
Torna indietro
nemolee



Iscritto il: 28 dicembre 2004
Messaggi: 148
Ha aiutato: 2


Post 02 Jan 2008 11:53

perché abbiamo bisogno di orologi


Se non usiamo DFF a scrocco i dati, non possiamo conoscere il tempo di elaborare i dati.
In cui l'applicazione, facciamo sempre un calcolo matematico o il controllo dei tempi.
Se non usiamo aspetto tempi nel nostro design, è sempre risultato problema reale.
Torna indietro
sanjeevvlsi



Iscritto: 06 Dec 2007
Messaggi: 2


Post 02 Jan 2008 15:39

perché abbiamo bisogno di clock


Ne abbiamo bisogno b'coz altrimenti agirà come un fermo
Dobbiamo considerare anche il tempo di setup anche
Torna indietro
Versione araba Versione bulgara Versione catalana Versione ceca Versione danese Versione tedesca Versione greca English version Versione spagnola Versione finlandese Versione francese Hindi version Croatian version Indonesian version Versione italiana Hebrew version Versione giapponese Versione in lingua coreana Versione lituana Versione lettone Versione olandese Versione norvegese Versione polacca Versione portoghese Versione rumena Russian version Versione slovacca Versione slovena Serbian version Versione svedese Tagalog version Ukrainian versione Vietnamese versione Chinese version
Post new topic Reply to topic EDAboard.com Indice del forum -> ASIC Design Metodologie & Strumenti (Digital) -> Perché abbiamo bisogno di transtion clock (edge triggering) per flip-flop
Pagina 1 di 1

subj

text

Tutti gli orari sono GMT 1 ora
Simili argomenti:
D flip-flop con Negative-clock o positivo-clock (5)
Catena di scansione con clock mista flip-flop (8)
Edge Trigger JK Flip Flop (1)
Edge innescato design flip flop (3)
Edge Detect and D Flip Flop da 2:1 Mux (7)
Perché chiama JK flip-flop? (7)
Generazione del clock con JK flip flop (3)
Orologio e Flip-Flop Problemi Design (1)
JK e SR derivazione flip flop da flip flop D (2)
necessità di verificare la tenere per un flip flop? (3)


Abusi | | Administrator | | Moderatori | | Supportaci | | Mappa del sito
topic RSS