Sincroni e asincroni design in SOC incontro

EDAboard.com Indice del forum -> ASIC Design Metodologie & Strumenti (Digital) -> sincroni e asincroni di progettazione in SOC incontro

Autore

Messaggio

vlsitechnology

Iscritto il: 01 nov 2007
Messaggi: 262
Ha aiutato: 6

06 Nov 2007 19:47 Sincroni e asincroni design in SOC incontro

Qual è la differenza tra la progettazione sincrona e asincrona

Se abbiamo due orologi di design sincrono allora ci sarà la possibilità che la mia inclinazione non soddisfano i requisiti di progettazione dopo aver fatto l'ottimizzazione anche allora in quel momento ho come SHD ottimizzare il design?
qualcuno mi può spiegare?

Torna indietro

Google
AdSense
Google Adsense

06 Nov 2007 19:47 Annunci

Torna indietro

Gliss

Iscritto il: 22 aprile 2005
Messaggi: 670
Ha aiutato: 61
Location: Boston

06 Nov 2007 20:40 Sincroni e asincroni design in SOC incontro

Sistemi sincroni sono guidati da reti di clock. Quelli asincroni non lo sono. SOC ha strumenti automatizzati per analyzis tempi e ottimizzazione. È possibile utilizzare questi strumenti, in diversi punti del flusso. Dopo la sintesi albero di clock è possibile eseguire l'ottimizzazione, come i blocchi si muovono e si modifica / aggiunta di buffer di clock.

Ad esempio, se vi è scew troppo, si può sostituire e reindirizzare la progettazione, la modifica del regime di albero orologio, usare tamponi vari / etc. Quando si esegue questa operazione di ottimizzazione che si sta utilizzando possibilmente più spazio e più potere,

Inoltre, la maggior parte buone librerie ASIC comprende due volte di buffer, uno per uso generale e uno specifico per i segnali di clock, assicurarsi che si sta utilizzando quelle appropriate.

Torna indietro