Regole | Recenti | argomento RSS | Ricerca | Registrati | Entra

Come implimente un CDR (orologio e di recupero di dati) i circuiti.

Post new topic Reply to topic EDAboard.com Indice del forum -> ASIC Design Metodologie e strumenti (Digitale) -> Come implimente un CDR (orologio e di recupero di dati) i circuiti.
Versione araba Versione bulgara Versione catalana Versione ceca Versione danese Versione tedesca Versione greca Versione in lingua inglese Versione spagnola Versione finlandese Versione francese Hindi versione Versione croata Indonesiano versione Versione italiana Ebraico versione Versione giapponese Versione coreana Versione lituana Versione lettone Versione in lingua olandese Versione norvegese Versione polacca Versione portoghese Versione rumena Versione russa Versione slovacca Versione slovena Serbo versione Versione svedese Tagalog versione Ucraino versione Versione vietnamita Versione cinese
Autore Messaggio
dd2001



Iscritto il: 14 aprile 2002
Interventi: 282


Post 18 luglio 2002 0:31 Come implimente un CDR (orologio e di recupero di dati) i circuiti.

Qualsiasi uno conoscere questo argomento? I PLL aready sapere, ma come applicare PLL ad essa?
Torna a inizio pagina
View user's profile
shell3



Iscritto il: 28 marzo 2002
Interventi: 36


Post 18 luglio 2002 3:55

Fondamentalmente il PLL è usato per rigenerare il clock dai dati
flusso. L'orologio è allineato con il centro della patern dati,
in modo che i dati possono essere deserialised. I dati sono cifrati in generale
vi è di assicurare un minimo di transizione per unità di tempo per continuare a
il PLL bloccato.

Se fate una ricerca per SONET OC12 componenti troverete un sacco
doc di relativa al CDR.
Torna a inizio pagina
View user's profile
VSOP



Iscritto il: 24 agosto 2001
Interventi: 54
Località: est


Post 19 lug 2002 20:18

Non sono sicuro se questo è ciò che si desidera.
Torna a inizio pagina
View user's profile
VSOP



Iscritto il: 24 agosto 2001
Interventi: 54
Località: est


Post 19 lug 2002 20:21

Spiacenti, un errore!
Torna a inizio pagina
View user's profile
VSOP



Iscritto il: 24 agosto 2001
Interventi: 54
Località: est


Post 19 lug 2002 20:23

e dei suoi codici!
Torna a inizio pagina
View user's profile
Google
AdSense





Post 19 lug 2002 20:23 Annunci



Torna a inizio pagina
dd2001



Iscritto il: 14 aprile 2002
Interventi: 282


Post 19 lug 2002 22:12 Grazie sia pf shell3 e VSOP.

ImbarazzatoImbarazzatoImbarazzatoImbarazzatoImbarazzato
Torna a inizio pagina
View user's profile
andy2000a



Iscritto il: 18 luglio 2001
Interventi: 756
Contribuito: 7


Post 13 Set 2002 12:11 uso multi fase orologio selezionare i dati

utilizzo multi fase orologio, e selezionare "giusto" tempo per adattarsi "tempi di configurazione"
solito lasciare "clk campionamento nel centro della" in_data ""
Torna a inizio pagina
View user's profile
layes2



Iscritto il: 03 dicembre 2004
Interventi: 346
Contribuito: 5


Post 18 maggio 2005 9:09 Re: Come implimente un CDR (orologio e di recupero di dati) circui

cdr
youcan uso PLL
o dll
oversample
o
n * velocità di clock
Torna a inizio pagina
View user's profile
power-twq



Iscritto il: 10 giugno 2005
Interventi: 374
Contribuito: 3


Post 14 giugno 2005 5:33 Re: Come implimente un CDR (orologio e di recupero di dati) circui

è possibile utilizzare PLL (con un anello per osc VCO) per generare più orologi

con le diverse fasi (ad esempio 0, 45, 90, 135, 180, 225, 270, 315),

quindi utilizzare alcuni algoritmo appropriato per selezionare fase orologio da usare.




dd2001 ha scritto:
Qualsiasi uno conoscere questo argomento? I PLL aready sapere, ma come applicare PLL ad essa?
Torna a inizio pagina
View user's profile
Post new topic Reply to topic EDAboard.com Indice del forum -> ASIC Design Metodologie e strumenti (Digitale) -> Come implimente un CDR (orologio e di recupero di dati) i circuiti.
Pagina 1 di 1 Tutti gli orari sono GMT 2 ore


Abuso | | Administrator | | Moderatori | | Aiutaci | | Mappa del sito
topic RSS