Regole | Recenti | RSS topic | Ricerca | Registrati | Entra

pieghevole Verilog ( "inizio" - "end") in codice G


Post new topic Reply to topic EDAboard.com Indice del forum -> Electronic Domande Elementare -> Verilog pieghevole ( "inizio" - "end") in codice G
Autore Messaggio
davyzhu



Iscritto il: 23 maggio 2004
Messaggi: 521
Ha aiutato: 3
Località: Oriental


Post 14 settembre 2006 15:28

pieghevole Verilog ( "inizio" - "end") in codice G


Ciao a tutti,

Voglio codice Verilog pieghevole in GVIM.

La clausola del codice Verilog è "iniziare" - "fine" coppia. Vi è alcuna discussione tutorial su come utilizzare il ripiegamento in GVIM? E supporta GVIM "inizia" - "fine" folding coppia? Grazie!

BTW, la mia versione è GVIM 6.2.

Con i migliori saluti,
Davy
Torna indietro
Google
AdSense
Google Adsense




Post 14 settembre 2006 15:28

Annunci




Torna indietro
Harmasha



Iscritto il: 03 gen 2006
Messaggi: 72
Ha aiutato: 4


Post 15 settembre 2006 17:33

Re: pieghevole Verilog ( "inizio" - "end") del codice


Salve,
si può lcarify ciò che è pieghevole?

(Supponendo che sia l'apertura di un inizio e correttamente la chiusura con un fine corrispondente, quindi
I controlli gvim solo pieghevole parentesi.
È necessario sviluppare un codice di etica proprio per controllare questo fuori.
Un modo intende.
iniziare
xxxx
xxxx
if (xxx)
iniziare
aaaa
aaaa
fine
altro
iniziare
zzz
zzz
fine
xxxx
xxxx
fine

Spero di si schiarì.)
Torna indietro
Versione araba Versione bulgara Versione catalana Versione ceca Versione danese Versione tedesca Versione greca English version Versione spagnola Versione finlandese Versione francese Hindi version Croatian version Indonesian version Versione italiana Hebrew version Versione giapponese Versione in lingua coreana Versione lituana Versione lettone Versione olandese Versione norvegese Versione polacca Versione portoghese Versione rumena Russian version Versione slovacca Versione slovena Serbian version Versione svedese Tagalog version Ukrainian versione Vietnamese versione Chinese version
Post new topic Reply to topic EDAboard.com Indice del forum -> Electronic Domande Elementare -> Verilog pieghevole ( "inizio" - "end") in codice G
Pagina 1 di 1

subj

text

Tutti gli orari sono GMT 1 ora
Simili argomenti:
Che cosa fare "ECL", "CML", "LVDS", (6)
Come usare 2 "clk" in un "processo"! ? (6)
"Attivo" o "passiva" filtro in desi PLL (7)
Come usare VCO "dig_vco" in "ahdlLib"? (1)
in grado di "if" sostituire "ciclo for" in (16)
Come "select all" in "vi"? (6)
"imballati" e "spacchettato" in Convers radix (1)
"Lead" o "Lag" in rilevatore di fase? (4)
P & R con un solo "lato lungo" del file e NO "lib" (4)
Come si può misurare il "potere" e "SWR" per l'Ant (4)


Abusi | | Administrator | | Moderatori | | Supportaci | | Mappa del sito
topic RSS