| Autore | Messaggio |
|---|
r_p_sanna
Iscritto il: 18 ottobre 2004
Messaggi: 69
|  19 Marzo 2006 18:38 la creazione di puntatori in Verilog | | |
|
| Salve,
c'è un modo in grado di creare i puntatori o le liste collegate in Verilog? Credo che VHDL permette di creare un record che credo sia un equivalente di puntatori in C. ingressi sono i benvenuti. |
|
| Torna indietro | |
 |
stevepre
Iscritto il: 10 maggio 2001
Messaggi: 92
| 20 marzo 2006 9:57 Re: puntatori creare in Verilog | | |
|
| record VHDL non è un puntatore. Si tratta solo di una struttura di dati che unisce gli altri tipi di tipi di dati in uno solo.
no. Verilog non fornisce questo tipo di possibilità, a meno che non si utilizza Verilog sistema. |
|
| Torna indietro | |
|
Google
AdSense
| 20 marzo 2006 9:57 Annunci | | |
|
|
|
|
| Torna indietro | |
|
yaseen1
Iscritto il: 20 maggio 2006
Messaggi: 49
| 31 gennaio 2007 23:00 Re: puntatori creare in Verilog | | |
|
| | Non è possibile creare liste collegate in Verilog. |
|
| Torna indietro | |
|
aji_vlsi
Iscritto il: 10 settembre 2004
Messaggi: 640
Ha aiutato: 72
Location: Bangalore, India
| 01 Feb 2007 5:36 Re: puntatori creare in Verilog | | |
|
| | yaseen1 ha scritto: | | Non è possibile creare liste collegate in Verilog. |
Beh, si può * * modello della lista collegata, anche se si tratta di un bel 2 progetto di stage di due mesi, forse. D'accordo che è più facile con VHDL e ancor più con la SV.
Ajeetha, CVC
www.noveldv.com |
|
| Torna indietro | |
|
