| Autore | Messaggio |
|---|
Alles Gute
Iscritto il: 04 dic 2003
Messaggi: 142
Ha aiutato: 5
|  29 gennaio 2006 15:52 50 divide dovere 1 / 3 | | |
|
| | Come ottenere un 1 / 3 ciclo di clock dovere da un dazio 50% del ciclo di clock? |
|
| Torna indietro | |
 |
v_c
Iscritto il: 11 ottobre 2005
Messaggi: 468
Ha aiutato: 84
| 29 gennaio 2006 16:52 Come cd4059 programma | | |
|
| In primo luogo, prendere il segnale 50% e il dovere di ritardo (utilizzando solo ritardo di propagazione delle porte o utilizzando circuito RC). Poi prendere il segnale dazio 50% e il segnale ritardato e metterli in una porta AND. Il risultato dovrebbe essere un impulso con un duty cycle del <50%. Il trucco è quello di scegliere la R corretta e C i valori di darvi il ritardo destra. Questo dipende da ciò che la frequenza del ciclo di clock il tuo dovere. Si dovrebbe fare la resistenza di un potenziometro in modo da poter sintonizzare esso.
Ora, quello che sto descrivendo sopra è una soluzione molto approssimativo a ciclo aperto. Come precisa ha bisogno del 30% di essere?
Con i migliori saluti,
 |
|
| Torna indietro | |
|
VSMVDD
Iscritto il: 12 giugno 2005
Messaggi: 558
Ha aiutato: 55
| 29 gennaio 2006 17:14 Re: Come ottenere 1 / 3 del ciclo di dovere da un dazio 50% del ciclo di clock? | | |
|
| usare un CD4059 o 74HCT4059 quindi è possibile programmare la ripartizione precisa
allo spazio marchio esatto necessario
anche utilizzando un micro sui suoi ingressi marmellata
Credo che il metodo di cui sopra è troppo rought |
|
| Torna indietro | |
|
pthoppay
Iscritto il: 06 nov 2005
Messaggi: 81
Ha aiutato: 5
| 29 gennaio 2006 19:32 Re: Come ottenere 1 / 3 del ciclo di dovere da un dazio 50% del ciclo di clock? | | |
|
| Se si desidera implementare in IC quindi utilizzare buffer come elementi di ritardo, dove per il dimensionamento a controllare il vostro ritardo.
Prakash. |
|
| Torna indietro | |
|
Google
AdSense
| 29 gennaio 2006 19:32 Annunci | | |
|
|
|
|
| Torna indietro | |
|
v_c
Iscritto il: 11 ottobre 2005
Messaggi: 468
Ha aiutato: 84
| 29 gennaio 2006 19:34 Re: Come ottenere 1 / 3 del ciclo di dovere da un dazio 50% del ciclo di clock? | | |
|
| VSMVDD - Sono d'accordo con te. Come ho già detto, la mia è una soluzione molto grezza che ho usato in passato quando non ho avuto tutte le parti per una corretta progettazione. Si tratta di un "quick and dirty" soluzione.
Con i migliori saluti,
v_c |
|
| Torna indietro | |
|
Alles Gute
Iscritto il: 04 dic 2003
Messaggi: 142
Ha aiutato: 5
| 29 gennaio 2006 19:58 Re: Come ottenere 1 / 3 del ciclo di dovere da un dazio 50% del ciclo di clock? | | |
|
| | v_c ha scritto: | In primo luogo, prendere il segnale 50% e il dovere di ritardo (utilizzando solo ritardo di propagazione delle porte o utilizzando circuito RC). Poi prendere il segnale dazio 50% e il segnale ritardato e metterli in una porta AND. Il risultato dovrebbe essere un impulso con un duty cycle del <50%. Il trucco è quello di scegliere la R corretta e C i valori di darvi il ritardo destra. Questo dipende da ciò che la frequenza del ciclo di clock il tuo dovere. Si dovrebbe fare la resistenza di un potenziometro in modo da poter sintonizzare esso.
Ora, quello che sto descrivendo sopra è una soluzione molto approssimativo a ciclo aperto. Come precisa ha bisogno del 30% di essere?
Con i migliori saluti,
|
"usare un CD4059 o 74HCT4059" vuol dire divisore di frequenza di utilizzo? Come usare un divisore-by-3 divisore di frequenza? Sì, in questo modo si può ottenere 1 / 3 ciclo di clock dovere, ma a 3 volte più bassa frequenza.
Il mio requisito fondamentale è di non aumentare il jitter clock troppo. |
|
| Torna indietro | |
|
Artem
Iscritto il: 22 maggio 2003
Messaggi: 1652
Ha aiutato: 91
Location: Turan
| 29 gennaio 2006 20:25 Come ottenere 1 / 3 del ciclo di dovere da un dazio 50% del ciclo di clock? | | |
|
| non è possibile ottenere 1 / 3, senza passivi o qualche tipo di PLL o di misurazione dovere. Perché non è possibile gestire aumento o in diminuzione, senza tempo di elaborazione del segnale del periodo di piena. Naturalmente è possibile progettare un circuito di ritardo. Si tratta di cose che merita tali sforzi.
Ma si può ottenere 1 / 3 del dazio per frequenza di due volte inferiore a quella vostra frequenza in ingresso:
estratto di ingresso del segnale di aumentare e diminuire di circuito di ritardo (significa che è il doppio della frequenza, l'imposta non è importante in questo momento), e la fornitura raddoppiato la frequenza di contatore sincrono. Quindi collegare contatore div / 2 e div / 4 uscite di E. Presso l'uscita E per raggiungere infine richiesto dovere senza jitter. Non mi ricordo di ID chip, ma è facile individuarli.
Contatore deve essere sincrona, altrimenti è possibile arrivare a picchi non desiderati e in uscita. |
|
| Torna indietro | |
|
VSMVDD
Iscritto il: 12 giugno 2005
Messaggi: 558
Ha aiutato: 55
| 29 gennaio 2006 22:14 Re: Come ottenere 1 / 3 del ciclo di dovere da un dazio 50% del ciclo di clock? | | |
|
| / n dividerà la frequenza il rapporto input /
da fattori di n
quindi è facilmente possibile solo utilizzando un / n
un PLL è un n / contatore in ogni caso è come un 4059 che può essere utilizzato anche come parte del PLL
così destra e lo sono anch'io
tuttavia elementi passivi arent necessari per dividere un dazio del 50% per raggiungere lo spazio necessario marchio
e questa uscita di un 4.059 saranno incredibilmente stabile e completo regolabile in 1% o più passi
in modo che sogliono modificare la frequenza
solo il marchio di spazio
allegata è l'i piani di trovare on-line per un carburante a base d'acqua generatore di gas
Ho rielaborato e utilizzato il circuito come unità di elettrodeposizione
funziona molto bene in questo posto di lavoro
sicuramente
youll vedere entrambi i metodi sono impiegati con un timer 555 per ottenere sia la frequenza e le uscite PWM per una forma d'onda a doppia uscita
la base funziona a bassa freq @ 100 Hz - 10 kHz l'uscita superiore PWM è completamente programmabile usando un 4.059
anche se per il vostro lavoro è necessario
utilizzando il 555 per proprio conto è enought
È possibile scaricare la demo Proteus VSM da lì sito
www.labcenter.co.uk
o sarà aperto anche nella versione lite
da v6.6 SP3 in poi
|
|
| Torna indietro | |
|
Davood Amerion
Iscritto il: 01 mar 2005
Messaggi: 589
Ha aiutato: 90
Ubicazione: Persia
| 30 gennaio 2006 8:38 Re: Come ottenere 1 / 3 del ciclo di dovere da un dazio 50% del ciclo di clock? | | |
|
| Alles Gute;
lei ha detto:
| Quote: | | "Il mio requisito fondamentale è di non aumentare il jitter clock troppo". |
e voi non menzionate gamma di frequenza, e se è fisso o variabile!
in ogni caso;
se la frequenza di uscita è variabile unico modo è utilizzare PLL (e l'uso di dividere per 3 divisore).
che uno è più importante? jitterfree o 1/3division precisione?
se la precisione timming è più importante è possibile utilizzare PLL
else if volete jitter di uscita gratuita, è possibile utilizzare methode passiva.
Inoltre, per la frequenza più alta si può utilizzare buffer per la generazione di inverter qualche ritardo necessario.
Saluti,
Davood. |
|
| Torna indietro | |
|
Alles Gute
Iscritto il: 04 dic 2003
Messaggi: 142
Ha aiutato: 5
| 30 gennaio 2006 20:05 Come ottenere 1 / 3 del ciclo di dovere da un dazio 50% del ciclo di clock? | | |
|
| | Grazie a tutti per la risposta. Per il mio compito, basso jitter è la mia priorità, non ha bisogno di un 1 molto accurata / 3 del ciclo di dovere, circa 1 / 3 è sufficiente. La frequenza può essere variabile. Quindi credo che usare un divisore-by-3 divisore di frequenza è il modo più semplice. (anche se, costerà più potenza dal 3 volte maggiore frequenza viene utilizzata.) |
|
| Torna indietro | |
|
VVV
Iscritto il: 26 novembre 2004
Messaggi: 1584
Ha aiutato: 290
| 31 gennaio 2006 2:03 Re: Come ottenere 1 / 3 del ciclo di dovere da un dazio 50% del ciclo di clock? | | |
|
| Utilizzare una divisione per 3 e si ottiene 1 / 3 CC, a partire da una frequenza di tre volte superiore. Un unico pacchetto FF è sufficiente.
Date un'occhiata a questo circuito.
|
|
| Torna indietro | |
|
montage2000
Iscritto il: 07 gen 2006
Messaggi: 39
Ha aiutato: 3
| 31 gennaio 2006 15:36 Come ottenere 1 / 3 del ciclo di dovere da un dazio 50% del ciclo di clock? | | |
|
| | direttamente get è difficile, perché ottenere ritardo perfetto non è una cosa facile, in altro modo possono tramite PLL o DLL |
|
| Torna indietro | |
|
Cretu
Iscritto il: 12 novembre 2003
Messaggi: 141
Ha aiutato: 4
| 04 Feb 2006 10:41 Re: Come ottenere 1 / 3 del ciclo di dovere da un dazio 50% del ciclo di clock? | | |
|
| | potrebbe aiutare a fare tutto e differenziale CML. otterrete un jitter inferiore |
|
| Torna indietro | |
|
gordonlear
Iscritto il: 29 settembre 2004
Messaggi: 3
| 06 Feb 2006 5:01 Come ottenere 1 / 3 del ciclo di dovere da un dazio 50% del ciclo di clock? | | |
|
| | e ottenere 5 volte? |
|
| Torna indietro | |
|
asic_ant
Iscritto il: 07 mar 2006
Messaggi: 198
Ha aiutato: 5
Location: Nanjing
| 07 Mar 2006 9:50 Re: Come ottenere 1 / 3 del ciclo di dovere da un dazio 50% del ciclo di clock? | | |
|
| Ho alcuni materiali per voi
|
|
| Torna indietro | |
|
